[发明专利]浅沟槽隔离沟槽的制作方法

说明书

本发明公开一种浅沟槽隔离沟槽的制作方法，包含提供一基底，然后形成一第一掩模覆盖基底，第一掩模包含多个次掩模，一第一沟槽设置于相邻的各个次掩模之间，接着形成一保护层填满第一沟槽，然后形成一第二掩模覆盖第一掩模，第二掩模包含一开口，其中设置于开口正下方的次掩模定义为一接合浅沟槽图案，之后以第二掩模为掩模，移除接合浅沟槽图案，以将第一掩模转变为一第三掩模，接续移除第二掩模并且移除保护层，最后以第三掩模为掩模，移除部分的基底，形成多个浅沟槽隔离沟槽。

技术领域

本发明涉及一种浅沟槽隔离沟槽的制作方式，特别是涉及利用保护层更精准定义浅沟槽隔离沟槽位置的制作方法。

背景技术

半导体制作工艺中，为了使芯片上各个电子元件之间拥有良好的隔离，以避免元件相互干扰而产生短路现象，一般采用区域氧化法(localized oxidation isolation,LOCOS)或是浅沟槽隔离(shallow trench isolation,STI)方法来进行隔离与保护。由于LOCOS制作工艺中产生的场氧化层(field oxide)所占据芯片的面积太大，且生成过程会伴随鸟嘴现象的发生，因此，具有小尺寸隔离线宽、明确的主动区划分、均匀的隔离区深度、尺寸可调整以及绝佳的隔离区平坦架构等优点的浅沟槽隔离法，已渐渐成为目前半导体元件隔离技术的主流。

浅沟槽隔离的制作方法一般而言是在芯片表面的各元件间制作一沟槽，并填入绝缘层以产生电性隔离的效果。随着半导体元件的体积缩小，浅沟槽隔离的布局方式也随之调整，然而在制作浅沟槽隔离的沟槽时，会发生蚀刻到主动区域预定位置的情形。

发明内容

有鉴于此，本发明的目的在于提供一种浅沟槽隔离沟槽的制作方法，以避免定义浅沟槽隔离沟槽时，蚀刻到主动区域预定位置。

根据本发明的一较佳实施例，一种浅沟槽隔离沟槽的制作方法包含提供一基底，然后形成一第一掩模覆盖基底，第一掩模包含多个次掩模，其中一第一沟槽设置于相邻的各个次掩模之间，接着形成一保护层填满第一沟槽，然后形成一第二掩模覆盖第一掩模，第二掩模包含一开口，其中设置于开口正下方的次掩模定义为一接合浅沟槽图案，之后以第二掩模为掩模，移除接合浅沟槽图案，以将第一掩模转变为一第三掩模，接续移除第二掩模并且移除保护层，最后以第三掩模为掩模，移除部分的基底，形成多个浅沟槽隔离沟槽。

根据本发明的一较佳实施例，第一掩模包含一第一材料，保护层包含一第二材料，第一材料和第二材料相较一预定蚀刻剂具有一高选择比。

根据本发明的一较佳实施例，第一材料包含氮化硅，保护层包含氧化硅，预定蚀刻剂包含含氟气体。

附图说明

图1至图9为根据本发明的较佳实施例所绘示的浅沟槽隔离沟槽的制作方法示意图；

图10为根据本发明的较佳实施例所绘示的浅沟槽隔离和主动区域的位置的上视图；

图11为图10中沿AA’切线所绘示的侧示图。

主要元件符号说明

10 基底 12 材料层

14 氧化硅层 16 非晶硅层

18 氮化硅层 20 第一图案化光致抗蚀剂层

22 开口 23 沟槽

24 有机介电层 26 含硅底部抗反射层

28 氧化硅层 30 有机介电层

32 第二图案化光致抗蚀剂层 34 第一掩模