[发明专利]集成电路测试方法

说明书

本发明公开了一种集成电路测试方法，包含下列步骤：产生N种测试图样；依据N种测试图样测试M个芯片的每一个，产生N×M个静态直流电流值，M个芯片的每一个关联于依据N种测试图样产生的N个静态直流电流值，N种测试图样的每一种关联于依据M个芯片产生的M个静态直流电流值；依据N种测试图样的每一种的M个静态直流电流值产生参考值，根据产生的N个参考值以及预设排序规则来得到N种测试图样的参考顺序；依据N种测试图样的参考顺序来对N×M个静态直流电流值进行排序，依据排序后的N×M个静态直流电流值来产生静态直流电流范围；基于静态直流电流范围与N×M个静态直流电流值来进行分析以判断是否有任何不良芯片存在于M个芯片中。

技术领域

本发明是关于测试方法，尤其是关于集成电路的测试方法。

背景技术

集成电路于出厂前须历经许多测试以确保质量。静态直流电流测试(IDDQtesting)是一种用于测试集成电路(例如互补金属氧化物半导体(CMOS)集成电路)的缺陷(defect)是否存在的方法。对一个正常的集成电路而言，在静态(Quiescent)状态下，仅会有微小漏电流的产生；但对一个具有缺陷的集成电路而言，其缺陷会使元件(例如CMOS元件)跟电源端(VDD)或是接地端(GND)形成短路(short circuit)，因此在静态状态下，电源端到接地端的大直流电流会被测量到，测到大直流电流意味着受测的集成电路具有缺陷。上述静态状态是指电路未处于切换(switching)状态，且电路的输入被保持固定。

然而，由于集成电路制程的发展导致集成电路的尺寸缩小，静态直流电流从而缩小到接近一般漏电流的大小，因此传统的静态直流电流测试可能无法准确地分辨正常与异常的集成电路，有鉴于此，部分目前技术会进一步利用静态直流电流的差异值(deltaIDDQ)来观察在不同的测试图样下静态直流电流的变化趋势，从而分析缺陷是否存在。上述静态直流电流的差异值通常是当前测试图样下集成电路的静态直流电流值减去前一测试图样下该集成电路的静态直流电流值。

综上所述，即便利用静态直流电流的差异值来进行分析，由于静态直流电流的差异值是依据前后二个测试图样而产生，若前后二个测试图样对所量测到的静态直流电流的大小的影响是随机的或未经排序的，则由此产生的静态直流电流的差异值的分布也会是随机的或未经排序的，利用这样的静态直流电流的差异值所得到的分析结果往往不甚准确，其可能导致正常/异常的集成电路被误认为异常/正常。

发明内容

鉴于先前技术的不足，本发明的目的在于提供一种集成电路测试方法，以提高测试的准确度。

本发明公开了一种集成电路测试方法，其一个实施例包含下列步骤：产生N种测试图样，其中该N为大于1的整数；依据该N种测试图样测试M个芯片的每一个，从而产生N×M个静态直流电流值，其中该M个芯片的每一个关联于依据该N种测试图样所产生的N个静态直流电流值，该N种测试图样的每一种关联于依据该M个芯片所产生的M个静态直流电流值，该M为正整数；依据该N种测试图样的每一种的M个静态直流电流值产生参考值，再依所产生的N个参考值以及预设排序规则来得到该N种测试图样的参考顺序；依据该N种测试图样的参考顺序来对该N×M个静态直流电流值进行排序，进而依据排序后的该N×M个静态直流电流值来产生静态直流电流范围；以及基于该静态直流电流范围与该N×M个静态直流电流值来进行分析，以判断是否有任何不良芯片存在于该M个芯片中。

上述集成电路测试方法的另一实施例包含下列步骤：产生N种测试图样，其中该N为大于1的整数；依据该N种测试图样测试复数个芯片，从而产生该复数个芯片的静态直流电流差异值分布，其中测试该复数个芯片的步骤包含依据该N种测试图样测试第一芯片以产生N个静态直流电流值，以及包含依据该N个静态直流电流值产生N'个静态直流电流差异值，其中该N'等于该N或(N-1)；判断该静态直流电流差异值分布是否有明显的分群现象；以及若判断该静态直流电流差异值分布有明显的分群现象，依据该N'个静态直流电流差异值产生静态直流电流范围，并依据该静态直流电流范围来检查该N'个静态直流电流差异值，以判断该第一芯片是否为不良芯片。