[发明专利]面积优化的保持触发器实施

说明书

本发明涉及面积优化的保持触发器实施，公开了一种集成电路装置，其具有p阱平面(505)、多个基本平行的n阱行(520，540)、以及逻辑单元(500)。p阱平面(505)包括p型半导体材料。每个n阱行(520，540)包括设置在p阱平面的表面上的n型层。多个n阱行(520，540)包括第一n阱行(520)和第二n阱行(540)。逻辑单元(500)布置在p阱平面(505)上，并且逻辑单元(500)的覆盖区包含第一n阱行(520)和第二n阱行(540)。

背景技术

随着对电池供电装置的增加的电池寿命的不断增长的需求，对低功率系统和SOC(芯片上系统)的需求也在增加。这导致需要具有多个功率/电压域的功率管理设计。在具有功率域的设计中，通常需要保留(触发器的)状态，即使在功率域被切断时也是如此。这种状态通常称为备用状态，有助于减少断电和上电时间。为了保留这种状态，保持触发器广泛用于几乎所有的功率管理SOC。

典型的保持触发器包括主锁存器和从锁存器，其中从锁存器存储断电期间的状态。保持触发器的从锁存器必须由始终导通(AON)的保持电源供电，以在相关装置关闭时存储数据。从锁存器的n阱和漏极必须连接到始终导通的电源。为了减少泄漏，从锁存器通常设计有高电压阈值(HVT)晶体管，而主锁存器使用标准电压阈值(SVT)晶体管实施以达到目标性能。因此，这种HVT晶体管有时在本文中被称为AON逻辑，并且这种SVT晶体管被称为可切换逻辑。

SVT晶体管的n阱泄漏比HVT晶体管的泄漏高得多。保持触发器的存储锁存器的n阱和漏极必须连接到始终导通的电源，而保持触发器的主锁存器的n阱和漏极应该连接到可切换电源，以便以在保持/备用模式期间限制泄漏电流。由于逻辑单元的主锁存器和从锁存器的n阱连接到两个不同的电源，所以这样的逻辑单元必须具有两个分开的n阱，这在本文中也称为分离n阱。

图1是示例性保持触发器的示意性电路图。应注意图1所示的保持触发器实施仅仅是示例性的，并且任何数目的不同实施方式是可能的。图1的保持触发器100是D触发器并且包括主锁存器110和从锁存器120。图1的示例性主锁存器110包括反相器112、反相器114和反相器116。从锁存器120包括反相器122和反相器124。主锁存器110在输入端处捕获到反相器112的新值D，而从锁存器120保持先前由主锁存器110接收的值。传输门130根据时钟信号CK将保持在主锁存器110中的值传输到从锁存器120。反相器112、114、116、122、124和135中的每一个示例性地包括一个或多个晶体管，例如金属氧化物半导体(MOS)晶体管。主锁存器110、从锁存器120、传输门130和反相器135一起构成通常被称为逻辑单元的部分。一般来说，如本文所使用的术语逻辑单元是指形成诸如图1的D触发器的逻辑元件的电子元件(例如晶体管)的功能分组。

主锁存器110经由电源开关140耦合到始终导通的电源V_DDC。当装置被关闭或被置于备用状态时，主锁存器110示例性地通过电源开关140与电源V_DDC断开以节省电池电力。相反，从锁存器120直接连接到始终导通的电源V_DDC，以便即使当装置被关闭或被置于备用状态时也维持由从锁存器存储的数据内容。因此，在其中主锁存器110和从锁存器120包括MOS晶体管的装置实施方式中，主锁存器晶体管的n阱通过电源开关140耦合到始终导通的电源V_DDC，而从锁存器晶体管的n阱直接连接到始终导通的电源V_DDC。在替代的实施方式中，主锁存器110连接到不同的可切换电源，而不是经由电源开关连接到始终导通的电源。由于逻辑单元100的主锁存器110和从锁存器120的n阱连接到两个不同的电源，所以这样的逻辑单元必须具有两个分离的n阱。