[发明专利]ADC动态逻辑翻转电路、字线电压选择电路及存储单元电路

权利要求书

1.一种ADC动态逻辑翻转电路，其特征在于，包括：

第一PMOS晶体管，源极连接第一电源端，漏极连接第一节点，栅极连接于第一控制端；

第一NMOS晶体管，源极连接第二电源端，漏极连接第二节点，栅极连接于第三节点；

依次连接的多级翻转电路，所述多级翻转电路并联于所述第一节点与所述第二节点之间，且上一级翻转电路的输出端连接至下一级翻转电路的输入端；

输入电路，所述输入电路用于向第一级翻转电路提供输入信号；

第一电容，连接于所述第一节点与所述第二节点之间。

2.根据权利要求1所述的ADC动态逻辑翻转电路，其特征在于，每一级所述翻转电路包括：

第二PMOS晶体管，源极连接所述第一节点，漏极连接所述第三节点，栅极连接于所述第一控制端；

第二NMOS晶体管，源极连接所述第二节点，漏极连接所述第三节点，栅极连接所述输入电路的输出端或上一级翻转电路的输出端；

第三PMOS晶体管，源极连接所述第一节点，漏极连接下一级翻转电路的输入端，栅极连接所述第三节点；

第三NMOS晶体管，源极连接所述第二节点，漏极连接下一级翻转电路的输入端，栅极连接第二控制端。

3.根据权利要求1或2所述的ADC动态逻辑翻转电路，其特征在于，所述输入电路包括：

第四PMOS晶体管，源极连接第三电源端，漏极连接第四节点，栅极连接所述第一控制端；

第五PMOS晶体管，源极连接所述第四节点，漏极连接所述第一节点，栅极连接所述第三节点；

第四NMOS晶体管，漏极连接所述第四节点，源极连接所述第一级翻转电路的输入端，栅极连接输入信号；

第五NMOS晶体管，漏极连接所述第一级翻转电路的输入端，源极连接所述第二电源端，栅极连接所述第二控制端；

第四电容，所述第四电容的一极连接于所述第四节点，另一极连接所述第二节点；

第五电容，所述第五电容的一极连接于所述第一级翻转电路的输入端，另一极连接所述第二节点。

4.根据权利要求3所述的ADC动态逻辑翻转电路，其特征在于，所述第一电源端的电压为1.2V~1.5V，所述第二电源端连接地端，所述第三电源端的电压为1.8V~2.8V。

5.根据权利要求3所述的ADC动态逻辑翻转电路，其特征在于，所述第四电容的电容值小于所述第一电容的电容值，所述的第五电容的电容值小于所述的第四电容的电容值。

6.根据权利要求2所述的ADC动态逻辑翻转电路，其特征在于，第一级翻转电路还包括：第六NMOS晶体管，漏极连接所述第三节点，源极连接所述第二节点，栅极连接第三控制端。

7.一种字线电压选择电路，其特征在于，包括：

字线电压产生电路采用如权利要求1所述的ADC动态逻辑翻转电路，一级翻转电路的输出端通过第一反相器连接至第一或非门的一输入端，相邻的下一级翻转电路的输出端连接至第一或非门的另一输入端，所述第一或非门的输出端提供字线电压，字线电压通过第一选通电路连接至存储单元的字线控制电压；

读操作控制信号和复位操作控制信号分别连接至第二或非门的两输入端，所述第二或非门的输出端通过第二反相器和第二选通电路连接至存储单元的字线控制电压。

8.一种存储单元电路，其特征在于，包括：

第七PMOS晶体管，源极连接第四电源端，漏极连接6T存储单元的电源端，栅极连接第四控制端；

第七NMOS晶体管，漏极连接所述6T存储单元的地端，源极连接第五电源端，栅极连接第五控制端。

9.根据权利要求8所述的存储单元电路，其特征在于，所述6T存储单元的字线控制信号连接如权利要求7所述的字线电压选择电路输出的字线控制电压。