[发明专利]ADC动态逻辑翻转电路、字线电压选择电路及存储单元电路

说明书

技术领域

本发明涉及集成电路设计技术领域，尤其涉及ADC动态逻辑翻转电路、字线电压选择电路及存储单元电路。

背景技术

现在常用的CMOS图像传感器大多都是通过列并行的逻辑电路输出，并存储于SRAM的存储器。现有的逻辑电路中，CMOS电路在翻转过程中通过对节点电容进行充放电来实现逻辑翻转功能，而且在充放电过程中存在NMOS晶体管和PMOS晶体管同时导通的情况，从而会导致电源端和地端的波动。此外，图像传感器感光过程中存在多列逻辑电路同时翻转的情况，同时将翻转信号写入SRAM，多列ADC的CMOS逻辑同时工作也会导致电源和地的波动，从而影响图像质量。

发明内容

本发明的目的在于提供一种图像传感器的ADC动态逻辑翻转电路，解决现有技术中电源端和地端的波动影响成像质量的问题。

本发明的另一目的在于还提供一种字线电压选择电路，将存储单元的写操作与读操作或复位操作的控制信号分开，防止读操作及复位操作控制电路对用于产生写操作控制信号的所述ADC动态逻辑翻转电路产生影响。

本发明的又一目的在于提供一种存储单元电路，将存储单元与电源端和地端分开，隔断多列SRAM在写入过程中对电源和地的干扰。

为了解决上述技术问题，本发明提供一种ADC动态逻辑翻转电路，包括：

第一PMOS晶体管，源极连接第一电源端，漏极连接第一节点，栅极连接于第一控制端；

第一NMOS晶体管，源极连接第二电源端，漏极连接第二节点，栅极连接于第三节点；

依次连接的多级翻转电路，所述多级翻转电路并联于所述第一节点与所述第二节点之间，且上一级翻转电路的输出端连接至下一级翻转电路的输入端；

输入电路，所述输入电路用于向第一级翻转电路提供输入信号；

第一电容，连接于所述第一节点与所述第二节点之间。

可选的，每一级所述翻转电路包括：

第二PMOS晶体管，源极连接所述第一节点，漏极连接所述第三节点，栅极连接于所述第一控制端；

第二NMOS晶体管，源极连接所述第二节点，漏极连接所述第三节点，栅极连接所述输入电路的输出端或上一级翻转电路的输出端；

第三PMOS晶体管，源极连接所述第一节点，漏极连接下一级翻转电路的输入端，栅极连接所述第三节点；

第三NMOS晶体管，源极连接所述第二节点，漏极连接下一级翻转电路的输入端，栅极连接第二控制端。

可选的，所述输入电路包括：

第四PMOS晶体管，源极连接第三电源端，漏极连接第四节点，栅极连接所述第一控制端；

第五PMOS晶体管，源极连接所述第四节点，漏极连接所述第一节点，栅极连接所述第三节点；

第四NMOS晶体管，漏极连接所述第四节点，源极连接所述第一级翻转电路的输入端，栅极连接输入信号；

第五NMOS晶体管，漏极连接所述第一级翻转电路的输入端，源极连接所述第二电源端，栅极连接所述第二控制端；

第四电容，所述第四电容的一极连接于所述第四节点，另一极连接所述第二节点；

第五电容，所述第五电容的一极连接于所述第一级翻转电路的输入端，另一极连接所述第二节点。

可选的，所述第一电源端的电压为1.2V~1.5V，所述第二电源端连接地端，所述第三电源端的电压为1.8V~2.8V。

可选的，所述第四电容的电容值小于所述第一电容的电容值，所述的第五电容的电容值小于所述的第四电容的电容值。

可选的，第一级翻转电路还包括：第六NMOS晶体管，漏极连接所述第三节点，源极连接所述第二节点，栅极连接第三控制端。

相应的，本发明还提供一种字线电压选择电路，包括：

字线电压产生电路采用上述的ADC动态逻辑翻转电路，一级翻转电路的输出端通过第一反相器连接至第一或非门的一输入端，相邻的下一级翻转电路的输出端连接至第一或非门的另一输入端，所述第一或非门的输出端提供字线电压，字线电压通过第一选通电路连接至存储单元的字线控制电压；

读操作控制信号和复位操作控制信号分别连接至第二或非门的两输入端，所述第二或非门的输出端通过第二反相器和第二选通电路连接至存储单元的字线控制电压。

相应的，本发明还提供一种存储单元电路，包括：

第七PMOS晶体管，源极连接第四电源端，漏极连接6T存储单元的电源端，栅极连接第四控制端；