[发明专利]一种高密度测试芯片及其测试系统及其测试方法

说明书

本发明公开了一种高密度测试芯片及其测试系统及其测试方法，高密度测试芯片包括外围电路、若干个待测器件以及若干个焊盘，所述外围电路包括行寻址电路、列寻址电路、开关电路和地址寄存器，所述地址寄存器包括计数器，地址寄存器输入端和输出端连接焊盘，地址寄存器的输出端还连接行寻址电路和列寻址电路，行寻址电路和列寻址电路都通过开关电路连接待测器件，开关电路还连接信号焊盘。地址寄存器输出地址信号，经过行寻址电路和列寻址电路译码后配合开关电路选择所要测试的待测器件进行测试，提高了焊盘的利用率，减少焊盘占用面积。本方案适用于集成电路制造工艺的测试。

技术领域

本发明涉及芯片设计制造领域，尤其是涉及一种高密度测试芯片及其测试系统及其测试方法。

背景技术

随着集成电路的设计规模不断扩大，单一芯片上的电子器件密度越来越大，而电子器件的特征尺寸越来越小。同时，集成电路工艺流程包含着很多复杂的工艺步骤，每一步都存在特定的工艺制造偏差，导致了集成电路芯片的成品率降低。在可制造性设计的背景下，为了提高集成电路产品的成品率，缩短成品率成熟周期，业界普遍采用基于特殊设计的测试芯片的测试方法，通过对测试芯片的测试来获取制造工艺和设计成品率改善所必需的数据。

短程测试芯片和可寻址测试芯片是集成电路芯片制造过程中经常采用的两种测试芯片类型。短程测试芯片因其生产周期短、测试灵活、测试精度高而得到广泛的应用。但是，在传统的短程测试芯片中，各个待测元件的各个端子需要单独的连接到终端焊盘上，因此每个待测元件需要连接两个或多个焊盘，这些待测元件与焊盘有可能放置在同一层上，也可能待测元件的连接端子经过一层接触孔与焊盘层上的焊盘一一对应相连接，导致其面积利用率特别低。可寻址测试芯片利用译码器和开关选择电路实现了多个测试结构共用焊盘的目的，但是由于要求使用较复杂的辅助电路。

普通的可寻址电路所能够测量的器件较少，且测量也必须是逐个扫描进行测量，满足不了先进工艺下的高密度器件的快速测量要求，不能在百万级至上亿级的器件中快速定位出缺陷位置和类型。

对于可寻址电路的外围电路简化成为可寻址电路广泛应用的所关注的主要问题，专利ZL 201520437526.6中均有关于外围电路简化的技术改进。对于10nm、7nm等先进工艺来说，测试芯片被放在面积有限的划片槽中，并且要测量百万数量级以上的器件，上述改进并不能满足要求。

发明内容

本发明主要是解决现有技术所存在的缺少百万数量级以上的测试器件等的技术问题，提供一种定位快速、密度高、能够满足新工艺测试要求的高密度测试芯片。

本发明针对上述技术问题主要是通过下述技术方案得以解决的：一种高密度测试芯片，包括外围电路、若干个待测器件以及若干个焊盘，所述外围电路包括行寻址电路、列寻址电路、开关电路和地址寄存器，所述地址寄存器包括计数器，地址寄存器输入端连接焊盘RST、焊盘SEN、焊盘SI、焊盘AEN和焊盘CLK，焊盘SO连接地址寄存器的输出端，地址寄存器的输出端还连接行寻址电路和列寻址电路，行寻址电路和列寻址电路都通过开关电路连接待测器件，开关电路还连接焊盘BF、焊盘SF、焊盘GF、焊盘GL、焊盘DF和焊盘DL；焊盘VDD连接电源正极，焊盘VSS连接电源负极，焊盘VDD和焊盘VSS实现对芯片内部供电。

RST(或RESET)信号为重置信号，SEN信号未扫描使能信号，SI信号为扫描数据输入信号，AEN信号为待测器件使能信号，CLK信号为时钟信号，SO信号为扫描数据输出信号。焊盘VDD和焊盘VSS为供电输入焊盘。焊盘BF、焊盘SF、焊盘GF、焊盘GL、焊盘DF和焊盘DL为测试信号输入输出焊盘。地址寄存器输出地址信号，经过行寻址电路和列寻址电路译码后配合开关电路选择所要测试的待测器件进行测试，提高了焊盘的利用率，减少焊盘占用面积。

作为优选，所述计数器至少为两个，所述地址寄存器还连接焊盘SEL。