[发明专利]半导体器件

说明书

本发明涉及一种半导体器件，包括衬底、衬底上的多晶硅层、第一金属层以及第二金属层，设于所述第二金属层和多晶硅层之间的金属屏蔽层，所述第一金属层通过第一接触孔内的金属塞连接下方的所述多晶硅层，所述第二金属层在所述半导体器件中的高度大于所述金属屏蔽层在所述半导体器件中的高度，所述金属屏蔽层通过第二接触孔内的金属塞连接下方的所述衬底，所述金属屏蔽层用于对所述第二金属层产生的电场进行屏蔽以减少所述电场对所述多晶硅层的影响。本发明设置金属屏蔽层以屏蔽第二金属层产生的电场，能够提高多晶硅层的电阻值的稳定性。且由于屏蔽了电场，在版图的布线时就不再需要将第二金属层的走线避开多晶硅层，因此可以提高布线的自由度。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件。

背景技术

典型的多晶硅的电阻率为300ohm/sq左右，而高阻多晶硅(Poly HR,HR即HighResistor)的电阻率则在1000ohm/sq以上。传统的设置有高阻多晶硅结构的半导体器件在测试和使用时，会出现高阻多晶硅的电阻值与设计值偏离较大、电阻值不稳定的情况。发明人经实验和研究认为，这是因为高阻多晶硅为半导体电阻，其单位电阻值比较大，更容易受电压，温度等外界条件的影响。具体地，发明人发现高阻多晶硅的电阻值容易受外界的金属层(主要是器件本身的金属连线层)的走线和电位的影响，尤其是容易受靠近高阻多晶硅的金属连线层的影响。

发明内容

基于此，有必要提高一种高阻多晶硅的电阻值的稳定性较高的半导体器件。

一种半导体器件，包括衬底、衬底上的多晶硅层、第一金属层以及第二金属层，所述第一金属层通过第一接触孔内的金属塞连接下方的所述多晶硅层，还包括设于所述第二金属层和多晶硅层之间的金属屏蔽层，所述第二金属层在所述半导体器件中的高度大于所述金属屏蔽层在所述半导体器件中的高度，所述金属屏蔽层通过第二接触孔内的金属塞连接下方的所述衬底，所述金属屏蔽层用于对所述第二金属层产生的电场进行屏蔽以减少所述电场对所述多晶硅层的影响。

在一个实施例中，所述多晶硅层为高阻多晶硅。

在一个实施例中，所述第一金属层和第二金属层为金属连线层。

在一个实施例中，所述第二金属层的设计工作电压大于所述第一金属层的设计工作电压。

在一个实施例中，所述第一金属层和金属屏蔽层为同一步骤中制造形成。

在一个实施例中，所述第一接触孔内的金属塞和第二接触孔内的金属塞为同一步骤中制造形成。

在一个实施例中，所述第二金属层在所述衬底表面的正投影与所述金属屏蔽层在所述衬底表面的正投影形成交叉和部分重叠。

在一个实施例中，所述半导体器件包括有源区和隔离区，所述多晶硅层位于所述隔离区。

在一个实施例中，所述隔离区包括浅沟槽隔离结构，所述多晶硅层设于所述浅沟槽隔离结构的氧化层表面。

在一个实施例中，所述多晶硅层包括多晶硅条，所述多晶硅条的宽度小于所述金属屏蔽层的宽度，所述金属屏蔽层在所述衬底表面的正投影能够在宽度方向上完全覆盖所述多晶硅条。

上述半导体器件，设置金属屏蔽层以屏蔽第二金属层产生的电场，能够提高多晶硅层的电阻值的稳定性。且由于屏蔽了第二金属层产生的电场，因此在版图(layout)的布线时，不需要将第二金属层的走线避开多晶硅层，因此可以提高布线的自由度。

附图说明

图1是一实施例中半导体器件的正视图的示意图；

图2是图1所示半导体器件的俯视图；

图3是图1所示半导体器件的左视图。

具体实施方式