[发明专利]四输入端组合逻辑电路的晶体管级实现机构在审
| 申请号： | 201611265124.8 | 申请日： | 2016-12-30 |
| 公开（公告）号： | CN106712766A | 公开（公告）日： | 2017-05-24 |
| 发明（设计）人： | 唐立伟;任军 | 申请（专利权）人： | 合肥恒烁半导体有限公司 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20;H03K19/094 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230000 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输入 组合 逻辑电路 晶体管 实现 机构 | ||
【权利要求书】：
1.一种四输入端组合逻辑电路的晶体管级实现机构，其特征在于，其包括第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第六三极管、第七三极管、第八三极管、正极电源、负极电源，第一三极管的漏极和第二三极管的漏极均与正极电源相连，第一三极管的栅极与第五三极管的栅极相连，第一三极管的源极与第三三极管的漏极相连，第二三极管的栅极与第七三极管的栅极相连，第二三极管的源极与第四三极管的漏极相连，第三三极管的栅极与第六三极管的栅极相连，第三三极管的源极与第五三极管的漏极相连，第四三极管的栅极与第八三极管的栅极相连，第四三极管的源极与第六三极管的源极相连，第五三极管的源极与第七三极管的漏极相连，第六三极管的源极与第八三极管的漏极相连，第五三极管的漏极与第六三极管的漏极相连，第七三极管的漏极与第八三极管的漏极相连，第七三极管的源极与第八三极管的源极均与负极电源相连。
2.如权利要求1所述的四输入端组合逻辑电路的晶体管级实现机构，其特征在于，所述第一三极管、第二三极管、第三三极管、第四三极管均为PMOS管，第五三极管、第六三极管、第七三极管、第八三极管均为NMOS管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥恒烁半导体有限公司，未经合肥恒烁半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611265124.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种党参专用育苗基质
- 下一篇：一种食用菌培养基、其制备方法及应用
