[发明专利]带有U型沟槽的半浮栅存储器件及制备方法

说明书

一种带有U型沟槽的半浮栅存储器件及制备方法，该器件包括：一个具有第一类掺杂的半导体衬底，半导体衬底上具有第二类掺杂的源区和漏区；半导体衬底内具有U型沟槽，U型沟槽位于源区和漏区之间，且U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在第一层电介质薄膜上形成有接触窗口，在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，利用超浅结形成一个p‑n结二极管；覆盖半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在半浮栅和控制栅两侧具有侧墙及具有第二类掺杂的源漏重掺杂区域。因此，本发明可在低操作电压下提高存取速度和确保器件之间的性能参数较为一致。

技术领域

本发明涉及集成电路制造领域，特别涉及半导体存储器件技术领域，尤其涉及一种采用后栅工艺的具有U型沟槽的半浮栅存储器件及制备方法。

背景技术

随半导体存储器被广泛应用于各种电子产品之中，不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。例如，静态随机存储器(Static Random AccessMemory，简称SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(Dynamic Random Access Memory，简称DRAM)则具有很高的密度和中等的随机存取速度。

常用的U盘等闪存芯片则采用了一种称为浮栅晶体管的器件。闪存又称“非挥发性存储器”。所谓“非挥发”，就是在芯片没有供电的情况下，信息仍被保存不会丢失。

目前业界通常把一个隧穿场效应晶体管(The tunnel field-effecttransistor，简称TFET)和浮栅器件结合起来，构成了一种全新的“半浮栅”结构的器件，称为半浮栅晶体管。

例如，在文献Science,341(6146):640-643中，提出了一种利用TFET擦写电荷的平面式半浮栅存储器件(如图1所示)。在专利ZL2015205706355提出了一种改进的带有U形沟道的半浮栅存储器件(如图2所示)。上述半浮栅存储器件可用侧壁上具有沟道竖直方向的MOSFET对半浮栅进行充电，在较低操作电压下仍具有纳秒级的读写速度。

然而，在写入时，上述半浮栅存储器件的浮栅电位取决于侧面竖直沟道MOS管的阈值电压，该阈值电压又强烈依赖于侧面竖直沟道MOSFET的冶金沟道长度，而冶金沟道长度由接触窗口处PN结的结深决定。

并且，上述专利文献中的半浮栅存储器件PN结，在整个前道工艺中形成较早，经历多步退火，结深波动大，进一步导致如下问题：

①、侧面竖直沟道MOSFET阈值电压波动大；

②、上述专利文献所生产出的半浮栅存储器件性能个体之间差异大，无法进行大规模集成。

发明内容

针对现有技术存在的不足，本发明提出一种采用后栅工艺的半浮栅存储器件，利用伪栅(Dummy Gate)形成栅极后，再依次形成侧墙并进行退火，保证接触窗口处的PN结经历尽可能少的热过程，减少扩散波动；此外，在接触窗口PN结采用超浅结的相关工艺，进一步控制扩散结深，减少波动。

为实现上述目的，本发明的技术方案如下：

一种采用后栅工艺的带有U型沟槽的半浮栅存储器件，其包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；所述半导体衬底内具有U型沟槽，所述U型沟槽位于所述源区和漏区之间，且所述U型沟槽的侧壁和底面覆盖有第一层电介质薄膜；在所述第一层电介质薄膜上形成有接触窗口，在第一层电介质薄膜上和U型沟槽中形成一个具有第一类掺杂的半浮栅，半浮栅通过第一层电介质薄膜的窗口和漏区接触，形成一个p-n结二极管；覆盖所述半浮栅顶部形成第二层电介质薄膜；在第二层电介质薄膜之上形成控制栅；在所述半浮栅和控制栅两侧具有侧墙及源漏的重掺杂区域。