[实用新型]用于时钟数据恢复的装置以及接收器

权利要求书

1.一种用于时钟数据恢复的装置，其特征在于，包括：

至少一个数据寄存器；

至少一个边沿寄存器，其具有耦接至所述至少一个数据寄存器的输出的输入；

相位检测器，其具有与所述至少一个数据寄存器的输出以及所述至少一个边沿寄存器的输出耦接的输入；

频率累加器，其被耦接至所述相位检测器的输出；

动态增益电路，其被耦接至所述相位检测器的输出；以及

相位累加器与编码发生器电路，其被配置为根据所述动态增益电路的输出以及所述频率累加器的输出生成编码，以控制相位插值器。

2.根据权利要求1所述的装置，其特征在于，所述装置还包括：

加法器，其具有与所述频率累加器的输出、所述动态增益电路的输出以及所述相位累加器与编码发生器电路的输出耦接的输入，所述加法器包括与所述相位累加器与编码发生器电路的输入耦接的输出；

所述相位累加器与编码发生器电路被配置为根据所述加法器的输出生成所述编码。

3.根据权利要求1所述的装置，其特征在于，所述相位检测器响应于所述至少一个数据寄存器输出的数据样本以及所述至少一个边沿寄存器输出的边沿样本，生成净相位调整。

4.根据权利要求3所述的装置，其特征在于，所述动态增益电路被配置为对所述相位检测器输出的所述净相位调整应用动态增益。

5.根据权利要求4所述的装置，其特征在于，所述动态增益电路随着所述净相位调整降低而降低所述动态增益。

6.根据权利要求1所述的装置，其特征在于，所述动态增益电路包括：

增益电路，其具有耦接至所述相位检测器的输出的输入；

复用逻辑，其具有接收增益参数的输入以及耦接至所述增益电路另一输入的输出；

其中，所述增益电路根据所述复用逻辑的所述输出对所述相位检测器的输出应用增益。

7.根据权利要求6所述的装置，其特征在于，所述复用逻辑包括：

第一复用器；以及

第二复用器，其具有耦接至所述第一复用器的输出的输入，所述第二复用器包括耦接至所述增益电路另一输入的输出。

8.一种接收器，其特征在于，包括：

前端，其用于从信道接收传输信号；

判决电路，其被耦接至所述前端的输出，用于根据采样时钟生成数据样本；

相位插值器，其用于提供所述采样时钟；以及

时钟数据恢复电路，其用于控制所述相位插值器以调整采样时钟的相位，所述时钟数据恢复电路用于响应于所述数据样本而生成净相位调整，并且对所述净相位调整应用动态增益以控制所述相位插值器。

9.根据权利要求8所述的接收器，其特征在于，所述时钟数据恢复电路包括：

至少一个数据寄存器；

至少一个边沿寄存器，其具有耦接至所述至少一个数据寄存器的输出的输入；

相位检测器，其具有耦接至所述至少一个数据寄存器的输出以及所述至少一个边沿寄存器的输出的输入；

频率累加器，其被耦接至所述相位检测器的输出；

动态增益电路，其被耦接至所述相位检测器的输出；以及

相位累加器与编码发生器电路，其被配置为根据所述动态增益电路的输出以及所述频率累加器的输出生成编码，以控制所述相位插值器。

10.根据权利要求9所述的接收器，其特征在于，所述时钟数据恢复电路还包括：

加法器，其具有耦接至所述频率累加器的输出、所述动态增益电路的输出以及所述相位累加器与编码发生器电路的输出的输入，所述加法器包括被耦接至所述相位累加器与编码发生器电路的输入的输出；

所述相位累加器与编码发生器电路被配置为根据所述加法器的输出生成所述编码。

11.根据权利要求9所述的接收器，其特征在于，所述相位检测器响应于所述至少一个数据寄存器输出的数据样本以及所述至少一个边沿寄存器输出的边沿样本，生成所述净相位调整。

12.根据权利要求11所述的接收器，其特征在于，所述动态增益电路被配置为对所述相位检测器输出的所述净相位调整应用所述动态增益。

13.根据权利要求12所述的接收器，其特征在于，所述动态增益电路随着所述净相位调整降低而降低所述动态增益。