[实用新型]用于时钟数据恢复的装置以及接收器

说明书

技术领域

本申请的实施例大体涉及电子电路，具体而言，涉及接收器中的动态增益时钟数据恢复(CDR)。

背景技术

时钟数据恢复(CDR)是高速串行通信的接收器系统中的一个重要模块。CDR模块为数据恢复生成正确的采样时钟相位。高速串行通信链路的质量对采样时钟相位很敏感，特别是在存在抖动与噪声的情况下。

在具有为输入数据的采样确定时钟相位的相位插值器的接收器中，CDR被用来确认当前使用的时钟相位是否是捕获输入数据的最佳相位。CDR为相位插值器提供了动态的相位调整。CDR用于将时钟相位的位置向数据眼图的中心移动。当前的时钟相位离数据眼图的中心越远，CDR锁定正确的时钟相位所需的时间就越长。过长的锁定时间会导致数据丢失。

实用新型内容

本申请描述了在接收器中提供动态增益时钟数据恢复(CDR)的技术。在一个实施例中，一种用于CDR的装置包括至少一个数据寄存器，具有与至少一个数据寄存器的输出耦接的输入的至少一个边沿寄存器，以及具有与至少一个数据寄存器的输出与至少一个边沿寄存器的输出耦接的输入的相位检测器。该装置进一步包括与相位检测器的输出耦接的频率累加器，与相位检测器的输出耦接的动态增益电路，以及相位累加器与编码生成器电路，被配置为生成用来根据动态增益电路的输出与频率累加器的输出控制相位插值器的编码。

在一些实施例中，所述装置还包括：加法器，其具有与所述频率累加器的输出、所述动态增益电路的输出以及所述相位累加器与编码发生器电路的输出耦接的输入，所述加法器包括与所述相位累加器与编码发生器电路的输入耦接的输出；所述相位累加器与编码发生器电路被配置为根据所述加法器的输出生成所述编码。

在一些实施例中，所述相位检测器响应于所述至少一个数据寄存器输出的数据样本以及所述至少一个边沿寄存器输出的边沿样本，生成净相位调整。

在一些实施例中，所述动态增益电路被配置为对所述相位检测器输出的所述净相位调整应用动态增益。

在一些实施例中，所述动态增益电路随着所述净相位调整降低而降低所述动态增益。

在一些实施例中，所述动态增益电路包括：增益电路，其具有耦接至所述相位检测器的输出的输入；复用逻辑，其具有接收增益参数的输入以及耦接至所述增益电路另一输入的输出；其中，所述增益电路根据所述复用逻辑的所述输出对所述相位检测器的输出应用增益。

在一些实施例中，所述复用逻辑包括：第一复用器；以及第二复用器，其具有耦接至所述第一复用器的输出的输入，所述第二复用器包括耦接至所述增益电路另一输入的输出。

在另一个实施例中，一种接收器包括：可用于从信道中接收传输信号的前端，与前端的输出耦接的判决电路，其可用于根据采样时钟产生数据样本，以及可用于提供采样时钟的相位插值器。该接收器还包括可用于控制相位插值器以调整采样时钟的相位的时钟数据恢复(CDR)电路，该CDR可用于针对数据样本生成净相位调整，并对该净相位调整应用动态增益以控制相位插值器。

在另一个实施例中，一种针对接收器的时钟数据恢复(CDR)的方法包括：使用判决电路生成从接收的信号中导出的数据样本；使用相位插值器为判决电路生成采样时钟；以及对CDR电路确定的净相位调整应用动态增益以调整采样时钟的相位。

在一些实施例中，所述时钟数据恢复电路包括：至少一个数据寄存器；至少一个边沿寄存器，其具有耦接至所述至少一个数据寄存器的输出的输入；相位检测器，其具有耦接至所述至少一个数据寄存器的输出以及所述至少一个边沿寄存器的输出的输入；频率累加器，其被耦接至所述相位检测器的输出；动态增益电路，其被耦接至所述相位检测器的输出；以及相位累加器与编码发生器电路，其被配置为根据所述动态增益电路的输出以及所述频率累加器的输出生成编码，以控制所述相位插值器。

在一些实施例中，所述时钟数据恢复电路还包括：加法器，其具有耦接至所述频率累加器的输出、所述动态增益电路的输出以及所述相位累加器与编码发生器电路的输出的输 入，所述加法器包括被耦接至所述相位累加器与编码发生器电路的输入的输出；所述相位累加器与编码发生器电路被配置为根据所述加法器的输出生成所述编码。

在一些实施例中，所述相位检测器响应于所述至少一个数据寄存器输出的数据样本以及所述至少一个边沿寄存器输出的边沿样本，生成所述净相位调整。

在一些实施例中，所述动态增益电路被配置为对所述相位检测器输出的所述净相位调整应用所述动态增益。