[实用新型]一种低压VDMOS器件

说明书

技术领域

本实用新型涉及半导体芯片领域，尤其涉及一种低压VDMOS器件。

背景技术

VDMOS是垂直双扩散氧化物半导体场效应管，具有输入阻抗高、驱动功率低，优越的频率特性，开关速度快以及良好的热稳定性的特点，是第三代电力电子功率器件的代表。

目前VDMOS的结构和工艺都比较复杂，存在着芯片面积比较大，单位芯片成本较高等缺点，从而限制了它的市场前景。

实用新型内容

本实用新型在于提出一种低压VDMOS器件，通过降低外延层的电阻率、外延层厚度、减小元胞尺寸等方法，从而达到减少工艺步骤和生产成本，同时满足设计要求。

为达到此目的，本实用新型采用以下技术方案：

一种低压VDMOS器件，包括N型衬底、外延层、P体区、N⁺源区、源极金属、栅氧化层和多晶硅层；

所述N型衬底位于所述器件最底部，所述N型衬底设置有连接漏极的接口；

所述外延层为“凹”型，且其设于所述N型衬底的上部，所述外延层的厚度为3.5μm，所述外延层的电阻率为0.1437Ω·cm；

所述P体区设置于所述外延层的凹部的上表面；

所述N⁺源区设于所述P体区的上部；

所述源极金属位于所述N⁺源区的上部，所述源极金属设有连接源极的接口；

所述多晶硅层设置于所述外延层凸部的上表面，所述多晶硅层设有连接栅极的接口；

所述栅氧化层设于所述多晶硅层的下端。

所述栅氧化层的材料为二氧化硅。

所述P体区含有硼离子。

所述N⁺源区含有砷离子。

所述低压VDMOS器件为一个元胞结构。

所述元胞的长度为3μm，宽度为1μm，厚度为6.5μm，面积为3μm²。

本实用新型通过降低外延层的电阻率、外延层厚度、减小元胞尺寸等方法，从而达到减少工艺步骤和生产成本，同时满足设计要求。

附图说明

图1为本实用新型实施例中的VOMOS器件的结构示意图；

图2为本实用新型实施例中的仿真工艺得到的转移曲线示意图；

图3为本实用新型是合理中的仿真工艺得到的击穿曲线示意图；

其中：1为N型衬底；2为外延层；3为P体区；4为N⁺源区；5为多晶硅层；6为栅氧化层；7为源极金属。

具体实施方式

下面结合附图并通过具体实施例方式来进一步说明本实用新型的技术方案。

如图1，一种低压VDMOS器件，其特征在于：包括N型衬底1、外延层2、P体区3、N⁺源区4、源极金属7、栅氧化层6和多晶硅层5；所述N型衬底1位于所述器件最底部，所述N型衬底1设置有连接漏极的接口；所述外延层2为“凹”型，且其设于所述N型衬底1的上部，所述外延层2的厚度为3.5μm，所述外延层2的电阻率为0.1437Ω·cm；所述P体区3设置于所述外延层2的凹部的上表面；所述N⁺源区4设于所述P体区3的上部；所述源极金属7位于所述N⁺源区4的上部，所述源极金属7设有连接源极的接口；所述多晶硅层5设置于所述外延层2凸部的上表面，所述多晶硅层5设有连接栅极的接口；所述栅氧化层6设于所述多晶硅层5的下端。

如图1所示，VDOMS是从传统的MOS管演变而来，它的基本结构如图1所示，本例中设计的VDMOS以用于手机适配器方面的器件，为了解决如何在保证产品的击穿电压下尽量减小芯片的面积问题，本例提出的方案为在满足源漏电压要求的前提下，尽量降低外延层电阻率和外延层厚度，减小外延层的电阻。