[实用新型]一种用于脑电信号处理系统的A/D转换电路

权利要求书

1.一种用于脑电信号处理系统的A/D转换电路,包括16导联脑电极接口P(1)，其特征在于：16导联脑电极接口P(1)的第一输出端通过第一八选一开关(U3)和第一A/D转换器(U34)的输入端连接，16导联脑电极接口P(1)的第二输出端通过第二八选一开关(U4)和第二A/D转换器(U35)的输入端连接，第一A/D转换器(U34)、第二A/D转换器(U35)的输入端的输出端和上位机(4)的输入端连接，第一八选一开关(U3)、第二八选一开关(U4)通过FPGA控制(2)控制转换，第一A/D转换器U(34)、第二A/D转换器(U35)通过FPGA控制(2)控制转换。

2.根据权利要求1所述的一种用于脑电信号处理系统的A/D转换电路,其特征在于：所述的16导联脑电极接口P(1)选用MHDR1X16，第一八选一开关(U3)和第二八选一开关(U4)采用型号相同的ADG708，第一八选一开关(U3)的脚管S1-S8与16导联脑电极接口P(1)引脚9-16连接，第二八选一开关(U4)的脚管S1-S8与16导联脑电极接口P(1)的引脚1-8连接，S1-S8是ADG708的模拟信号输入端，A0、A1、A2是ADG708的通道选择信号输入端，EN是ADG708的使能信号输入端，VDD是ADG708的电源输入端，与电源VCC连接，Vss是电源的输出端，接电源负端GND，GND是接地，D是ADG708模拟信号的输出端，第一八选一开关(U3)、第二八选一开关(U4)的A0、A1、A2、EN分别与FPGA控制(2)的第1—第4输出连接；

第一A/D转换器(U34)、第二A/D转换器(U35)采用型号相同的AD7290，第一八选一开关(U3)的D与第一A/D转换器(U34)的VIN连接，第二八选一开关(U4)的D与第二A/D转换器(U35)的VIN连接，DCLK是AD7290的时钟管脚，第一A/D转换器(U34)的DCLK1、第二A/D转换器(U35)的DCLK2与FPGA控制(2)的第5输出连接；CS是AD7290的片选管脚3，第一A/D转换器(U34)、第二A/D转换器(U35)的CS与FPGA控制(2)的第6输出连接；VDD是AD7290的电源的输入端管脚1，第一A/D转换器(U34)、第二A/D转换器(U35)的管脚1、电容C305、可变电容C306的一端与+3V的电源连接，电容C305，可变电容C306的另一端接地GND，AD7290的管脚NC空置；SDATA是AD7290的串行数据输出管脚2，第一A/D转换器U(34)、第二A/D转换器(U35)的SDATA与上位机(4)的输入连接。