[实用新型]一种用于脑电信号处理系统的A/D转换电路

说明书

技术领域

本实用新型涉及电子技术领域，具体涉及一种用于脑电信号处理系统的A/D转换电路。

背景技术

A/D转换电路的功能是把模拟信号离散化，转化成相应的数字量以满足进一步的处理，A/D转换包括抽样、量化和编码。衡量A/D转换电路性能的主要指标是分辨率、转换时间和量化误差。

脑电信号是一种非常微弱的生物电信号，淹没在噪声污染中，A/D转换电路的性能决定着脑电信号处理系统的采集精度，采用分辨率高的A/D转换器可以降低运算过程中引入的误差，对脑电信号的细节采样效果更好。当前A/D转换电路性多数采用DPS控制的Flash A/D转换器(或Σ-ΔA/D转换器)构成的数模转换电路，A/D转换器转换速度高，但分辨率低；Σ-ΔA/D转换器的转换精度高，但速率低；这种设计无论是精度还是速率很难做到二者兼顾，进而影响了脑电信号处理系统的性能。

发明内容

为了克服上述现有技术的缺点，本实用新型的目的在于提供一种用于脑电信号处理系统的A/D转换电路，在满足精度的同时兼顾速率，而且电路结构简单、易实现，信号通道内各种噪声干扰很小，利于脑电信号数据分析与处理。

为了达到上述目的，本实用新型的技术方案是这样实现的：

一种用于脑电信号处理系统的A/D转换电路,包括16导联脑电极接口P1，16导联脑电极接口P1的第一输出端通过第一八选一开关U3和第一A/D转换器U34的输入端连接，16导联脑电极接口P1的第二输出端通过第二八选一开关U4和第二A/D转换器U35的输入端连接，第一A/D转换器U34、第二A/D转换器U35的输入端的输出端和上位机4的输入端连接，第一八选一开关U3、第二八选一开关U4通过FPGA控制2控制转换，第一A/D转换器U34、第二A/D转换器U35通过FPGA控制2控制转换。

所述的16导联脑电极接口P1选用MHDR1X16，第一八选一开关U3和第二八选一开关U4采用型号相同的ADG708，第一八选一开关U3的脚管S1-S8与16导联脑电极接口P1引脚9-16连接，第二八选一开关U4的脚管S1-S8与16导联脑电极接口P1的引脚1-8连接，S1-S8是ADG708的模拟信号输入端，A0、A1、A2是ADG708的通道选择信号输入端，EN是ADG708的使能信号输入端，VDD是ADG708的电源输入端，与电源VCC连接，Vss是电源的输出端，接电源负端GND，GND是接地，D是ADG708模拟信号的输出端，第一八选一开关U3、第二八选一开关U4的A0、A1、A2、EN分别与FPGA控制2的第1—第4输出连接；

第一A/D转换器U34、第二A/D转换器U35采用型号相同的AD7290，第一八选一开关U3的D与第一A/D转换器U34的VIN连接，第二八选一开关U4的D与第二A/D转换器U35的VIN连接，DCLK是AD7290的时钟管脚，第一A/D转换器U34的DCLK1、第二A/D转换器U35的DCLK2与FPGA控制2的第5输出连接；CS是AD7290的片选管脚3，第一A/D转换器U34、第二A/D转换器U35的CS与FPGA控制2的第6输出连接；VDD是AD7290的电源的输入端管脚1，第一A/D转换器U34、第二A/D转换器U35的管脚1、电容C305、可变电容C306的一端与+3V的电源连接，电容C305，可变电容C306的另一端接地GND，AD7290的管脚NC空置；SDATA是AD7290的串行数据输出管脚2，第一A/D转换器U34、第二A/D转换器U35的SDATA与上位机4的输入连接。

本实用新型具有如下有益效果：(1)、采用FPGA控制2，低功耗、灵活的串行时钟管理速度、所利用的资源更少，减小了成本和体积，结构简单、易实现、易操作且信号通道内各种噪声干扰很小，利于脑电信号数据分析与处理。(2)、与同类设备相比，在转换过程和数据采集过程通过CS和串行时钟管脚通过FPGA控制2，输入信号在CS的下降沿进行采样，转换同时启动，确保了两个A/D转换器循环采样无流水线延迟。

附图说明

图1为本实用新型的结构框图。

图2为本实用新型的电路图。

具体实施方式

下面结合附图对本实用新型进行详细说明。