[实用新型]ESD防护器件版图布局结构

说明书

技术领域

本实用新型涉及集成电路领域，尤其涉及集成电路的静电保护领域，具体是指一种ESD防护器件版图布局结构。

背景技术

静电放电在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对芯片的摧毁强度极大,有统计35％以上的芯片失效是由于ESD(Electro-Static discharge，静电放电)损伤引起的。所以芯片设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。

如图1所示，在现有技术中的一种ESD保护器件为二极管元件，该元件作ESD保护时，ESD电流可以通过二极管PN结的正向导通或PN结间的齐纳击穿来泻放ESD能量，其中所述的P型二极管的负极连接一高电平，所述的N型二极管的正极接地，且所述的P型二极管的正极和N型二极管的负极连接所述的焊盘。

ESD防护能力与二极管的两个极面积有关，极面积越大，ESD防护能力越高，当然芯片的成本也相应提高。

如图2所示，ESD防护器件位于对应焊盘外面区域，其占用面积较大，整个集成电路的芯片成本较高，特别是电路输入焊盘采用二极管元件作为ESD保护且焊盘数较多的电路来说，面积成本劣势就显得越明显。

实用新型内容

本实用新型的目的是克服了上述现有技术的缺点，提供了一种能够实现减小二极管元件与焊盘的总体面积，增强防护性能的ESD防护器件版图布局结构。

为了实现上述目的，本实用新型的ESD防护器件版图布局结构具有如下构成：

该ESD防护器件版图布局结构，包括P型二极管、N型二极管、N阱和焊盘，所述的P型二极管设置于所述的N阱内，且分别与所述的焊盘和电源相连接，所述的N型二极管与所述的焊盘相连接并接地，所述的P型二极管和N型二极管均设置于所述的焊盘的边缘。

较佳地，所述的防护器件还包括第一金属板和第二金属板，所述的P型二极管通过所述的第一金属板与所述的电源相连接，所述的N型二极管通过所述的第二金属板接地。

更佳地，所述的P型二极管包括第一P+扩散区和第一N+扩散区，所述的第一P+扩散区沿焊盘的相邻两边设置于所述的焊盘上，所述的第一N+扩散区沿焊盘边缘与所述的第一金属板相连接。

更佳地，所述的N型二极管包括第二P+扩散区和第二N+扩散区，所述的第二N+扩散区沿焊盘的相邻两边设置于所述的焊盘上，所述的第二P+扩散区沿焊盘边缘与所述的第二金属板相连接。

更进一步地，所述的P型二极管和N型二极管表面均设有接触孔。

更进一步地，其特征在于，所述的P型二极管和N型二极管与所述的焊盘的接触面积是可调节的。

较佳地，所述的P型二极管和N型二极管缠绕在焊盘周围。

采用了该实用新型中的ESD防护器件版图布局结构，将二极管元件连接焊盘的一个极位置设计在焊盘窗口外围环区域，在保护芯片ESD的同时，不再额外占用版图面积，缩小了二极管元件与焊盘的总体面积，降低了芯片成本，具有广泛的应用范围。

附图说明

图1为现有技术的ESD保护器件的原理示意图。

图2为现有技术的ESD保护器件的设置方式的示意图。

图3为本实用新型的ESD防护器件版图布局结构的示意图。

附图标记说明：

1P型二极管

11 第一P+扩散区

12 第一N+扩散区

2N型二极管

21 第二P+扩散区

22 第二N+扩散区

3N阱

4焊盘

51 第一金属板

52 第二金属板

6限流电阻

7内部电路

8与VDD间的P型二极管

9与GND间的N型二极管

具体实施方式

为了能够更清楚地描述本实用新型的技术内容，下面结合具体实施例来进行进一步的描述。

该ESD防护器件版图布局结构，包括P型二极管1、N型二极管2、N阱3和焊盘4，N阱3为用于区分P型二极管1和N型二极管2的一种工艺注入层，所述的P型二极管1设置于所述的N阱3内，且分别与所述的焊盘4和电源相连接，所述的N型二极管2与所述的焊盘4相连接并接地，所述的P型二极管1和N型二极管2均设置于所述的焊盘4的边缘。