[实用新型]一种晶圆可接受测试结构

说明书

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种对多晶硅刻蚀残留侦测的晶圆可接受(WAT)测试结构。

背景技术

在集成电路的生产制造过程中，半导体器件包括多个形成于有源区上并平行排列的多晶硅(Poly)，在形成多晶硅的工艺中，其刻蚀工艺往往会有刻蚀残留的问题存在，在一些在线监测仪器上经常会遇到这些低信号的缺陷，难以及时高效的检测出来，从而影响到产品的缺陷检出率。目前在线监测仪器例如KLA23XX检测的边距是0.12um，当机台针对产品和步骤定义的运行所需要的控制流程加强(收紧)后，则对缺陷检出率的影响更大，如图1和图2分别是机台设置的控制流程较松(漏检)和较紧(干扰多)时候的晶圆缺陷检出图。图3是晶圆经过切片后形成的芯片叠在一起时的缺陷分布图，主要分布在逻辑电路密集的逻辑区，如图所示缺陷检出干扰信号太多，诱使工程师对实际缺陷的判断产生较大的误差，不能及时作出相应措施，使缺陷圆晶持续产出，降低良品率。

因此需要对多晶硅刻蚀残留进行监控，以在电性能测试阶段及时发现该问题，从而提高晶圆的良率。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶圆可接受测试结构，用于解决现有技术中的在线监测仪器不能及时有效的发现多晶硅刻蚀残留的问题。

为实现上述目的，本实用新型提供一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底，所述半导体衬底包括有源区和位于所述有源区之间的浅沟槽隔离区，所述有源区至少有两个，所述有源区的表面至少设有一个栅氧结构；靠近所述浅沟槽隔离区两侧的所述栅氧结构的表面以及所述浅沟槽隔离区表面沉积有至少两个多晶硅条，且所述多晶硅条之间设有间距。

于本实用新型的一实施方式中，所述栅氧结构均为长条状且相互平行，并与所述浅沟槽隔离区相平行。

于本实用新型的一实施方式中，所述多晶硅条均为长条状且相互平行，并与所述栅氧结构及所述浅沟槽隔离区均垂直。

于本实用新型的一实施方式中，所述多晶硅条两端的表面均设有测试端。

于本实用新型的一实施方式中，所述测试端包括接地端和悬空端，所述接地端和所述悬空端位于不同的所述多晶硅条上。

于本实用新型的一实施方式中，所述接地端和所述悬空端之间通过电子束扫描测试电路的通和断。

于本实用新型的一实施方式中，所述半导体衬底为N型衬底或者P型衬底。

于本实用新型的一实施方式中，所述晶圆可接受测试结构中的器件与真实晶圆结构中器件的关键尺寸大小相同。

如上所述，本实用新型的晶圆可接受测试结构，具有以下有益效果：

1、能够及时有效的侦测出浅沟槽隔离区中多晶硅刻蚀的残留，进而做出相应的措施，减小晶圆良率的损失；

2、提供了一种监测低信号缺陷的通用方法，在当前晶圆行业关键尺寸设计越来越小的情况下，适用于大量类似案例，适用范围广；

3、大大降低在线监测仪器的监测周期，减少缺陷圆晶的持续产出，提高良品率。

附图说明

图1为机台设置的控制流程较松时的晶圆缺陷检出图。

图2为机台设置的控制流程较紧时的晶圆缺陷检出图。

图3是晶圆经过切片后形成的芯片叠在一起时的缺陷分布图。

图4为本实用新型晶圆可接受测试结构于实施例一中的俯视示意图

图5为图4的侧视图。

图6为本实用新型晶圆可接受测试结构于实施例二中的俯视示意图。

元件标号说明

1有源区

2浅沟槽隔离区

3栅氧结构

4多晶硅条

51 接地端

52 悬空端

6栅氧化层

7多晶硅桥

8测试结构单元

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。