[实用新型]基于浮栅MOS管的差分型单边沿T触发器

说明书

技术领域

本实用新型涉及差分型单边沿T触发器，特别涉及一种基于浮栅MOS管的差分型单边沿T触发器。

背景技术

触发器是数字集成电路中基本的构件，它们决定着包括功耗、延迟、面积、可靠性等电路的性能。在所有的触发器中，差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，因此应用比较广泛。差分触发器能够起到放大器的作用，因此它们能够在低摆幅电压信号下很好的工作。它们还能够在触发器中建立各种逻辑功能来降低测序开销。

实用新型内容

针对上述现有技术存在的问题，本实用新型提供一种功耗低且结构简单的基于浮栅MOS管的差分型单边沿T触发器。

为了实现上述目的，本实用新型采用的技术方案是：基于浮栅MOS管的差分型单边沿T触发器，包括输入控制结构、差分结构的主触发器和差分结构的从触发器；

所述输入控制结构由组合逻辑电路构成，异或门XOR1构成F1输入结构，异或门XOR2和非门I1构成F2输入结构；XOR1的输出为F1；XOR2的输出为I1的输入，I1的输出为F2；

所述主触发器由构成差分结构的两个PMOS管m3和m4以及两个三输入n型浮栅MOS管m1和m2构成；

所述从触发器由构成差分结构的两个PMOS管m7和m8，两个三输入n型浮栅MOS管m5和m6以及两个反相器INV1和INV2构成；

所述PMOS管m3、m4、m7和m8源级接工作电压VDD，所述三输入n型浮栅MOS管m1、m2、m5和m6的源级接地；

所述主触发器中构成差分结构的两个PMOS管m3和m4的漏极分别与两个三输入n型浮栅MOS管m1和m2的漏极连接，并且产生主触发器的输出和x；所述从触发器中构成差分结构的两个PMOS管m7和m8的漏极分别与两个三输入n型浮栅MOS管m5和m6的漏极连接，并通过两个反相器INV1和INV2连接到输出端Q和

本实用新型的有益效果是：输入控制结构由简单的组合逻辑电路组成。电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，无需增加特别的电路，仅需通过在n型浮栅MOS管中增加一个输入端就可以方便的控制电路的开关。差分结构的触发器由于具有互补输出、低功耗、简单的结构等优点，而运用n型浮栅MOS管下拉网络代替了传统的差分型触发器中的nMOS逻辑电路，简化了下拉网络结构，从而进一步减小了电路的功耗。

附图说明

图1是n型和p型多输入浮栅MOS管符号和电容模型；

图2是本实用新型电路原理图。

具体实施方式

下面结合实施例对本实用新型做进一步描述。下述实施例的说明只是用于帮助理解本实用新型。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。

多输入浮栅MOS管是近年来提出的一种具有功能性强、阈值控制灵活等特点的新型器件，人们已在模拟、数字和神经网络等多个领域对它的应用开展了深入研究。这种器件的加工工艺与标准的双层多晶硅CMOS工艺完全兼容，它的符号表示及其电容模型如图1所示。它具有多个输入栅极和一个浮栅极，其中浮栅由第一层多晶硅形成，多个输入控制栅则由第二层多晶硅形成。输入端与浮栅之间通过电容实现耦合。图中V_F表示浮栅上的电压，V₀为衬底电压，V₁、V₂、……、V_n为输入信号电压。C₀是浮栅与衬底之间的耦合电容，它主要由栅氧化层电容C_ox构成，C₁、C₂、……、C_n为各个输入栅与浮栅之间的耦合电容。图中D和S分别表示漏极和源极。浮栅上的净电荷Q_F由下式给出：

对于n沟道浮栅MOS管，衬底接地，因此V₀＝0。假设浮栅上的初始电荷为零，根据电荷守恒定律，由上式可得: