[实用新型]一种NANDFlash控制器的控制装置

说明书

技术领域

本实用新型涉及NAND Flash控制器领域，特别涉及一种NAND Flash控制器的控制装置。

背景技术

随着电子信息社会的飞速发展，数据存储需求量呈现出爆炸式的增长，非易失性存储器 NAND Flash闪存具有高容量、高密度、高性能等特点，因此应用愈来愈广泛。要完成对NAND Flash闪存颗粒的正确读、写、擦除操作，需要硬件控制器按照时序接口和操作命令对存储器进行操作。

不同NAND Flash颗粒厂商的接口不同，为了统一NAND Flash接口，国际上将其统一为两种类型的接口，一种为ONFI接口，另一种为Toggle接口。每种接口类型又有ONFI2.x和 ONFI3.x以及ONFI4.x，Toggle1.0、Toggle2.0不同版本。对这些不同版本接口类型的NAND 颗粒都能完成读取、编程、擦除等操作，NAND Flash控制器需要包含所有接口时序控制，才能保证访问不同厂商不同版本接口类型的NAND存储器颗粒。

由于对NAND Flash颗粒的操作包括编程、读取、擦除操作，且不同接口协议下操作时序不同。因此对NAND Flash的控制需要包含所有各种类型的编程、读取、擦除时序，且在不同的NAND Flash颗粒厂商(镁光、三星、东芝、海力士...)之间，对于相同的访问操作也会有不同的访问流程。NAND Flash需要完全覆盖所有的不同类型颗粒的读、写、擦除操作及不同操作时序不同的产生，所以还需要添加许多额外的逻辑控制电路完成。如图3所示，不同的接口且每种接口对应的编程、读取、擦除操作时序不同，都需要在控制器中增加控制电路完成相应地时序控制。

为了满足上述所述的各种接口类型的不同NAND Flash颗粒操作，且需要满足不同颗粒厂商的不同接口操作。按照现有的技术，根据不同的操作时序需要增加控制逻辑电路，且不同厂商不同类型的控制又需要增加额外的硬件逻辑电路，则导致硬件电路非常复杂，且随着 NAND Flash颗粒时序的更新，控制器就需要重新定义逻辑电路满足更新的颗粒时序，硬件成本非常高且可移植性非常差。

随着NAND Flash颗粒的不断发展及功能时序的不断增加，使得这类控制器对硬件电路的复杂度越来越高，逻辑开销也很大，不利于维护与移植。这些缺点大大增加了NAND Flash 控制器芯片产品的研发时间和成本。

实用新型内容

本实用新型所要解决的技术问题是提供一种NAND Flash控制器的控制装置，为实现对 NAND Flash颗粒进行控制提供了一种硬件基础，当在装置中定义相应的执行命令后，使得NAND Flash控制器能够满足现有的各种厂商的各种类型的NAND Flash接口颗粒，并完成不同接口类型(异步、ONFI或者Toggle)NAND Flash存储器颗粒地正确读取、编程、擦除操作，也能灵活地适应未来NAND Flash颗粒发展出现的新的时序特征。

为解决上述技术问题，本实用新型采用的技术方案是：

一种NAND Flash控制器的控制装置，包括定义层模块、解析层模块、物理实现层模块、 NAND Flash接口模块，所述定义层模块、解析层模块、物理实现层模块、NAND Flash接口模块依次相连，所有模块均采用全数字逻辑电路实现。

进一步的，所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路分别与解析层模块相连接，且控制状态机电路、底层接口时序实现电路相互连接。

与现有技术相比，本实用新型的有益技术效果是：提供一种用于控制NAND Flash颗粒的硬件基础，当在装置中定义了相关执行指令后，采用定义的NAND Flash控制器能够采用 ARM CPU对不同接口不同类型的颗粒时序进行配置，大大缩减了硬件逻辑电路开销，且能够适应各种厂商颗粒各种接口时序而不用每次增加逻辑硬件电路，具备很强的灵活性和可移植性。

附图说明

图1是本实用新型硬件电路框图。

图2是NAND Flash接口图。

图3是NAND Flash控制器控制颗粒方案。

图4是ARM CPU定义的多通道NAND Flash控制器框图。

图5是命令锁存时序。

图6是地址锁存时序。

图7是异步写数据至NAND Flash时序。

图8是ONFI2.0从NAND Flash读数据时序。