[实用新型]一种带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，包括：电流偏置单元和电压输出单元，其中，所述电流偏置单元用于给所述电压输出单元提供偏置电流，所述电流偏置单元包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极与电源相连，漏极与栅极以及所述第一NMOS管的漏极相连；

所述电压输出单元包括第二PMOS管、第三PMOS管、第一NPN三极管、第二NPN三极管、第一电阻和第二电阻，其中，所述第二PMOS管的源极与电源相连，漏极与所述第一NPN三极管的集电极相连，栅极与所述第三PMOS管的栅极以及所述第一PMOS管的栅极和漏极相连；所述第三PMOS管的源极与电源相连，漏极与所述第二电阻的第一端相连；所述第一NPN三极管的基极与所述第二NPN三极管的基极和集电极相连，发射极接地；所述第二NPN三极管的集电极与所述第二电阻的第二端相连，发射极与所述第一电阻的第一端和所述第一NMOS管的源极相连；所述第一电阻的第二端接地；

所述第三PMOS管的漏极和所述第二电阻的第一端为所述带隙基准电路的电压输出端。

2.根据权利要求1所述的电路，其特征在于，所述第二PMOS管的数量为m个，所述第三PMOS管的数量为m个，所述第二NPN三极管的数量为N个，其中，m和N均为大于等于1的整数。

3.根据权利要求2所述的电路，其特征在于，所述第一电阻和所述第二电阻的阻值可调。

4.根据权利要求3所述的电路，其特征在于，所述带隙基准电路的输出电压为：

VBG＝VBE(Q0)+ln(N)*kT/q*{1+R2/[(m+1)*R1]}，其中，VBG表示所述带隙基准电路的输出电压，VBE(Q0)表示所述第一NPN三极管的基射结电压，N为所述第二NPN三极管的数量，k为玻尔兹曼常量，k＝1.38×10^-23J/K，T为温度，q为电荷常量，q＝1.6×10^-19C，m为所述第三PMOS管的数量，R1为所述第一电阻的阻值，R2为所述第二电阻的阻值。