[发明专利]串行化发射机

说明书

在串行化发射机的各实施例中，串行化发射机包括N个复用驱动单元(200)，每一复用驱动单元被配置成生成从输入数据信号(DA，DB)和多相位时钟信号(CLK0‑CLK6)导出的输出脉冲序列，并且每一复用驱动单元(200)包括具有第一和第二输入(E，J)以及输出(OUT)的脉冲控制的推挽式输出驱动器(206)。每一复用驱动单元(200)进一步包括：具有耦合到脉冲控制的推挽式输出驱动器(206)的第一输入的输出(E)的第一M:1脉冲发生复用器(202)；以及具有耦合到脉冲控制的推挽式输出驱动器(206)的第二输入的输出(J)的第二M:1脉冲发生复用器(204)，其中第一和第二M:1脉冲发生复用器中的每一者具有从时钟输入到脉冲发生复用器的输出(E，J)的三个或更少门延迟。

技术领域

本发明涉及一种串行化发射机。

背景技术

用于跨短距离(诸如在同一电路板上从芯片到芯片)高速传送大量数据的常规高速I/O数据电路常常不胜任该任务。用于许多工业标准I/O接口的规范是在几乎十年前拟出的，并且是尝试满足各种各样的设计需求的通用设计，而没有针对任一设计来优化。

发明内容

提供本概述以便以简化的形式介绍以下在详细描述中进一步描述的一些概念。本概述并不旨在标识所要求保护主题的关键特征或必要特征，也不旨在用于限制所要求保护主题的范围。此外，所要求保护的主题不限于解决在本公开的任一部分中所提及的任何或所有缺点的实现。

在串行化发射机的各实施例中，串行化发射机包括一个或多个复用驱动单元，每一复用驱动单元生成从输入数据信号和多相位时钟信号导出的输出脉冲序列。复用驱动单元中的每一者包括具有第一和第二输入以及输出的脉冲控制的推挽式输出驱动器。复用驱动单元中的每一者还包括：第一M：1(其中M是2或更大)脉冲发生复用器，所述第一M：1脉冲发生复用器具有耦合到所述脉冲控制的推挽式输出驱动器的第一输入的输出，并且在所述输出处生成第一中间脉冲序列；以及第二M：1脉冲发生复用器，所述第二M：1脉冲发生复用器具有耦合到所述脉冲控制的推挽式输出驱动器的第二输入的输出，并且在所述输出处生成第二中间脉冲序列，其中所述第一和第二M：1脉冲发生复用器中的每一者具有从时钟输入到所述脉冲发生复用器的输出的三个或更少门延迟。

在其他实施例中，从并行数据串行化并传送串行数据包括：将至少两个推挽式输出驱动器的输出耦合在一起；使用第一反馈控制环路来控制这两个推挽式输出驱动器的源电阻；使用CMOS逻辑门基于多相位时钟信号和并行数据来为每一推挽式输出驱动器生成上拉脉冲序列和下拉脉冲序列以控制输出驱动器。

附图说明

参考以下附图描述了串行化发射机的各实施例。可在全文中对附图中所示的类似特征和组件的标记使用相同的编号：

图1示出了根据一个或多个实施例的高速差分串行化发射机的示例。

图2示出根据一个或多个实施例的复用驱动单元(MDU)的示例。

图3示出根据一个或多个实施例的用四个MDU实现的串行化发射机的示例。

图4示出根据一个或多个实施例的MDU的功能性和时序的示例。

图5示出了根据一个或多个实施例的具有去加重和供电电流负载平衡的8：1差分串行化发射机的示例。

图6示出了根据串行化发射机的一个或多个实施例的下拉驱动电阻和去加重控制电路。

图7示出了根据一个或多个实施例的串行化发射机的示例方法。

具体实施方式