[发明专利]铁电存储器中的数据保持损失筛选

说明书

所描述实例包含集成电路的数据保持可靠性筛选(45)，所述集成电路包含铁电随机存取存储器FRAM阵列。在编程为高极化电容数据状态(48)及在高温(52)下经过弛豫时间(50)之后，在各种参考电压电平(54)下测试所述FRAM阵列中的单元的经取样群组。使用在所述各种参考电压电平(54)下所述样本群组的故障位计数来导出测试参考电压(58)，接着在预调节(60)及在所述高温下经过另一弛豫间隔(62)之后，对照所述测试参考电压(58)测试(64)所述集成电路中的所有所述FRAM单元，以确定所述集成电路中易受长期数据保持故障(65)损坏的那些单元。

技术领域

本发明一般来说涉及集成电路电测试，且更明确地说涉及包含潜在地具有弱长期可靠性的铁电单元的集成电路的筛选。

背景技术

常规金属氧化物半导体(MOS)及互补MOS(CMOS)逻辑及存储器装置普遍存在于现代电子系统中，这是因为所述装置连同其高密度及大规模集成的适合性一起提供快速开关时间与低功率耗散的卓越组合。然而，根本上，那些装置本质上是易失性的，因此根据这些技术所构造的逻辑及存储器电路在移除偏置电力后即刻不保持其数据状态。尤其在移动及微型系统中，用于以非易失性方式存储存储器及逻辑状态的能力是极合意的。因此，近年来已开发用于构造非易失性装置的各种技术。

用于实现非易失性固态存储器装置的近期开发的技术涉及其中电介质材料为可极化铁电材料(例如，钛酸铅锆(PZT)或钽酸锶铋(SBT))而非通常用于非铁电电容器中的二氧化硅或氮化硅的电容器的构造。基于铁电材料的极化状态的电荷与电压(Q-V)的关系的特性中的滞后实现了那些电容器中的二进制状态的非易失性存储。相比之下，常规MOS电容器在装置断电时会失去其所存储电荷。铁电电容器可通过很大程度上可与现代CMOS集成电路兼容的过程而构造，例如通过将电容器放置在晶体管层级上方在金属导体的上覆层级之间而构造。

铁电技术用于非易失性固态读取/写入随机存取存储器(RAM)装置中。这些存储器装置(通常称为“铁电RAM”或“FeRAM”或“FRAM”装置)用于许多电子系统(特别是便携式电子装置及系统)中。FRAM因FRAM存储器的超低电力消耗而在植入式医疗装置(例如起搏器、除颤器及监测装置)中尤其具有吸引力。包含铁电电容器的各种存储器单元架构是已知的，包含其中单元中的两个铁电电容器被极化为互补状态的2T-2C(两晶体管两电容器)单元。另一类型的FRAM单元是基于众所周知的“6T”CMOS静态RAM单元，所述单元在正常操作期间操作为SRAM单元，但其中耦合到每一存储节点的铁电电容器可利用所存储数据状态而编程从而以非易失性方式保存存储器内容。在一些集成电路中，铁电电容器还实施为可编程模拟电容器。1T-1C(单晶体管单电容器)布置中所构造的铁电单元(类似于常规动态RAM存储器单元)因其小芯片面积而具有吸引力，但与较大面积2T-2C及6T单元类型的锁存相比，所述小芯片面积是以不太稳健读取性能为代价的。

图1a图解说明常规铁电电容器的Q-V特性的实例。如所展示，跨越导电板所存储的电荷(Q)取决于施加到板(V)的电压，且还取决于所述电压的近期历史。如果跨越电容器板所施加的电压V超过“强制”电压+V_α，那么电容器极化为“+1”状态。根据此特性，在被极化为“+1”状态之后，只要电压V保持高于强制电压–V_β，电容器便展现+Q₁的所存储电荷。相反地，如果跨越电容器板所施加的电压V的负性大于强制电压-V_β，那么电容器被极化为“-1”状态，且将针对低于+V_α的所施加电压V而展现为–Q₂的所存储电荷。