[发明专利]使用校准的单个时钟源同步串行器-解串器协议的高速数据传输

权利要求书

1.一种电子系统，包括：

第一半导体器件，所述第一半导体器件包括：

多个串行器-解串器接口；

第二半导体器件，所述第二半导体器件包括：

多个串行数据接口，

其中，所述多个串行数据接口被耦接到所述多个串行器-解串器接口，以在所述第一半导体器件和所述第二半导体器件之间提供多个串行数据路径；

时钟电路；以及，

多个可独立调节的校准电路，所述多个可独立调节的校准电路在所述第一半导体器件侧被连接在所述多个串行数据路径中的每个路径中，

其中：

所述多个串行器-解串器接口和所述多个串行数据接口从源自所述时钟电路的时钟信号计时，并且

所述多个可独立调节的校准电路中的每个是基于由校准计算机提供的控制输入被配置为补偿跨所述多个串行数据路径中的相应一个路径的定时差异的相位内插器。

2.根据权利要求1所述的电子系统，其中：

所述第一半导体器件包括现场可编程门阵列。

3.根据权利要求1所述的电子系统，其中：

所述多个串行数据路径的第一部分被配置用于将数据从所述第一半导体器件传送到所述第二半导体器件，并且

所述多个串行数据路径的第二部分被配置用于从所述时钟电路传送参考时钟。

4.根据权利要求3所述的电子系统，其中：

所述多个串行数据路径的第三部分被配置用于将数据从所述第二半导体器件传送到所述第一半导体器件，并且

所述多个串行数据接口耦接到所述多个串行数据路径的所述第三部分。

5.根据权利要求4所述的电子系统，其中：

所述第二半导体器件还包括：

至少一个驱动器和驱动电路，所述驱动电路被配置为基于在所述多个串行数据路径的所述第一部分上并发地接收的数据来在多个周期中的每个周期中控制所述至少一个驱动器；和

至少一个比较器和比较电路，所述比较电路被配置为在多个周期中的每个周期中获得来自所述至少一个比较器的比较数据，并且控制所述比较数据在所述多个串行数据路径的所述第三部分上的并发传送。

6.根据权利要求1所述的电子系统，其中：

所述时钟电路被配置为输出频率超过2千兆赫的时钟。

7.根据权利要求1所述的电子系统，其中：

所述时钟电路输出时钟信号；以及

四元锁相环被连接到所述时钟电路并且将所述时钟信号乘以乘数4、8或16。

8.根据权利要求1所述的电子系统，其中：

所述时钟电路被配置为输出频率为2GHz的时钟；以及

所述第一半导体器件与所述第二半导体器件分开的距离小于6英寸。

9.根据权利要求1所述的电子系统，其中：

所述第二半导体器件包括硅-锗器件。

10.根据权利要求1所述的电子系统，其中：

所述电子系统包括自动测试系统。

11.根据权利要求10所述的电子系统，其中：

所述第二半导体器件包括引脚电子芯片。

12.根据权利要求1所述的电子系统，其中：

所述第一半导体器件与所述第二半导体器件分离小于6英寸的距离。

13.根据权利要求1所述的电子系统，其中：

所述多个串行数据路径的数据相关抖动小于或等于所述多个串行数据路径的数据眼的10％至15％。