[发明专利]用于集成电路封装的导电柱保护

说明书

根据35 U.S.C.§119的优先权要求

本专利申请要求于2015年2月20日提交的题为“COPPER POST PROTECTION FOR INTEGRATED CIRCUIT PACKAGES(用于集成电路封装的铜柱保护)”的临时申请No.62/118,886的优先权，该申请被转让给本专利申请受让人并由此通过援引明确纳入于此。

公开领域

本文中所描述的各个示例涉及集成电路封装，尤其涉及用于集成电路封装的导电柱保护。

背景技术

在常规集成电路封装(诸如常规倒装芯片封装)中，可以在顶部与底部基板或中介体之间提供多个导电柱。集成电路管芯(例如倒装芯片管芯)可被附连到这些基板或中介体中的一者(例如底部基板或中介体)，且被定位在两个基板或中介体之间。在顶部与底部基板或中介体之间提供多个导电柱以提供机械支撑以及用于集成电路封装的电连接。这些导电柱可以是铜柱以达成良好的导电性。顶部和底部基板或中介体中的每一者可以包括多个导电触点，并且导电柱可被耦合在底部基板或中介体中的一些导电触点与顶部基板或中介体中的一些导电触点之间。

在用于制造此类集成电路封装的常规工艺中，导电柱(诸如铜柱)被直接提供在这些基板或中介体中的一者(例如顶部基板或中介体)中相应的导电触点上。多个焊球可被提供在另一基板或中介体(例如底部基板或中介体)中相应的导电触点上。附连到顶部基板或中介体中相应的导电触点的铜柱使用相应焊球来焊接到底部基板或中介体中相应的导电触点。在组装具有铜柱的顶部和底部基板或中介体以形成集成电路封装(其可坐落在底部基板或中介体上)之后，可以由这些铜柱提供对顶部基板或中介体的仅有机械支撑。

在此类常规集成电路封装中，铜柱可能在制造附连铜柱的顶部基板或中介体时具有开裂或破裂的趋势。此类铜柱开裂或破裂的趋势可能导致制造铜柱基板时的低良率、组装铜柱封装时的低良率、以及可靠性测试失败的高风险，由此增加了制造成本。已经设计出各种方案来尝试提高铜柱的制造良率和降低可靠性测试失败的风险。一种此类方案是提供填充集成电路封装的顶部与底部基板或中介体之间的整个内部空间的模塑或环氧树脂助焊剂以保护铜柱。然而，此类方案可能涉及昂贵的制造工艺并且可能仍然不能提高铜基板制造的良率。

概述

本公开的各示例涉及集成电路器件以及制造这些集成电路器件的方法。根据本公开的各示例的集成电路器件和方法期望提高制造导电柱基板以及组装导电柱封装的良率。此外，可以使用根据本公开的各示例的器件和方法来实现更紧密的中介体节距以及层叠封装(POP)配置中更紧密的POP节距，由此允许整体封装尺寸被减小。

在一个示例中，提供了一种器件，该器件包括：第一基板，其包括第一和第二表面；多个导电触点，其在该第一基板的第一表面上；电介质，其在该第一基板的第一表面上并且具有多个开口；以及多个导电柱，其被耦合到这些导电触点中的至少一些，该电介质至少部分地围绕该多个导电柱。

在另一示例中，提供了一种集成电路封装，该封装包括：第一基板，其具有第一和第二表面；第一多个导电触点，其在该第一基板的第一表面上；第二基板，其具有第一和第二表面；第二多个导电触点，其在该第二基板的第一表面上；电介质，其被布置在该第一基板的第一表面与该第二基板的第一表面之间，该电介质具有多个开口；多个导电柱，其被布置在该电介质中的这些开口中的一些但并非全部开口内，这些导电柱电耦合到该第一基板的第一表面上的该第一多个导电触点中的至少一些以及该第二基板的第一表面上的该第二多个导电触点中的至少一些；以及集成电路管芯，其被布置在该电介质的这些开口中未被这些导电柱之一占据的一个开口内的该第二基板的第一表面上。

在又一示例中，提供了一种制造器件的方法，该方法包括：提供具有第一和第二表面的基板；至少在该基板的第一表面上形成多个导电触点；在该基板的第一表面上形成电介质；在该电介质中形成多个开口；以及在该电介质中的这些开口中的一些但并非全部开口内形成多个导电柱。

附图简要说明

给出附图以助益本公开的示例的描述，并且提供这些附图仅仅是为了解说各示例而非对其进行限制。

图1是解说具有受电介质保护的导电柱的基板/中介体组装件的示例的横截面视图。

图2是解说具有添加到导电柱的导电焊盘的基板/中介体组装件的另一示例的横截面视图。

图3是解说具有受电介质保护的导电柱的集成电路封装的示例的横截面视图。