[发明专利]用于改进片上天线的效率的天线芯片和系统

说明书

用于改进片上天线的效率的技术，其包括将每个天线放置在芯片上的单独区域上，所述单独区域由在放置天线之前或之后被设置在芯片中的沟道来限定。所述沟道可以被金属化。辐射天线元件的频率可以使用被锁定的次谐波频率通过无线注入锁定而被锁定。

技术领域

本发明涉及包括天线的辐射源、收发器和其他装置，例如涉及放置在硅基板(芯片)上的CMOS技术天线。

背景技术

近几十年来的CMOS技术创新打开了通向设计THz频率的全CMOS集成系统的可能性的大门。THz频率的小天线尺寸使CMOS和硅对于可调向的2D发射器和接收器阵列而言具有吸引力。在先工作成功地显示了利用片上天线的THz源阵列[4,10-13]。然而，在不增加成本的情况下在标准CMOS中实现具有显著辐射功率和效率的锁频和锁相的这种阵列仍是一种挑战。以下将描述的解决方案致力于解决CMOS THz辐射阵列中的若干现有问题，例如：

第一个问题是天线效率，如天线阵列那样的和在天线阵列中的问题。标准CMOS中的体硅具有高电容率和低电阻率，其在100-800μm的体厚度下在0.3THz处招致显著的辐射损失。如果在接地硅基板(低的或高的相对电容率)上设计片上天线，则电磁波将会在所有方向从天线向外辐射和传播。在基板内部辐射的所有波将会在地平面和电介质/空气界面之间反射。在干次反弹之后，反射的角度将会增大，并且在临界角之后，波将会被捕获在基板内并且耦合到表面波模式(TE0和TM1为主要的贡献者)。开发了若干解决方案来规避这一问题(比如覆板石英层、背面硅透镜)，然而，它们全都具有成本，需要外部元件，并且使芯片集成复杂化。

即，在先工作添加了具有背面辐射[11-12]或石英覆板[13]的高造价透镜以保持合理的效率。天线效率对于片上2D阵列而言更成为挑战，这是因为其由于硅总面积而劣化，从而使得其不可扩展。还已知的是，天线阵列系统需要大的硅面积(与单个天线所需的面积相比，不成比例地大)以便实现其最大增益。

第二个挑战是在这种阵列的每个元件中的有效THz生成。在这层意义上，由于特别是在功率放大器中消耗的DC功率，压控振荡器(VCO)通常对于倍频器链(multiplierchain)而言是优选的。在普遍存在的交叉耦合对中，特别是在使用附加的缓冲器和无源倍频器在所生成的基波的谐波处驱动天线时，在其调谐范围、输出功率和相位噪声之间存在不可避免的权衡取舍。

第三个挑战是锁定阵列。如在本领域中所知的，可以使用有源倍频器链以显著DC功率和面积为代价来将信号锁定到低频基准。还可以使用各个PLL，同样具有面积和功率的开销，但由于负载因而还具有输出功率损失。次谐波注入锁定可以是面积和功率高效的，但仍需要消耗了面积、功率并且不容易在2D中扩展的较低(除毫米波外)LO分布。应当注意，THz辐射源/阵列的锁定是特定技术问题，其在所谓的“THz空隙(THz Gap)”(0.3THz–3THz)中尤为尖锐。

近年来已经做出了许多努力，通过将集成电路的操作范围从毫米波向THz范围(300GHz–3THz)延伸以覆盖“THz空隙”。应当注意，在THz空隙以上，由于可以通过光学设备来供给高于3THz的频率，因此所述问题并不十分尖锐。THz信号对于许多应用而言是期望的，但它们受到其抖动(或相位噪声)的限制，这意味着它们的频率和波幅在时间上不恒定。而且，当前的用于实现被锁定的THz源的方式需要复杂的设计，尤其当用于相控阵列系统中时。这是由于若干问题，比如：i)LO功率分布损失(分离器)信号(由于高频所致)，ii)锁相环(PLL)的复杂性和iii)在这样的频率处的有源倍频链(AMC)的非常高的DC功耗。目前，这些问题以使用昂贵技术(例如InP和GaN)为代价来克服。