[发明专利]用于采用P型场效应晶体管(PFET)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法

权利要求书

1.一种存储器系统，其包括：

存储器位胞元，其被配置成响应于写入操作而存储数据，所述存储器位胞元耦合于正电源轨与负电源轨之间且被配置成由向所述正电源轨供应电源电压且向所述负电源轨供应接地电压的电压源供电；

所述存储器位胞元包括一或多个P型场效应晶体管PFET存取晶体管，所述一或多个PFET存取晶体管各自包括被配置成响应于所述写入操作由字线激活的栅极；及

字线负升压电路，其耦合到所述字线，所述字线负升压电路被配置成响应于所述写入操作负升压低于所述接地电压的所述字线上的电压以负升压所述一或多个PFET存取晶体管的所述栅极上的电压，

其中所述字线负升压电路包括升压发电机电路和电荷存储电路，所述电荷存储电路耦合到所述升压发电机电路和所述字线；

所述电荷存储电路被配置成存储电荷；及

所述升压发电机电路被配置成：

在所述写入操作外产生待存储在所述电荷存储电路中的电荷；及

响应于所述写入操作将存储在所述电荷存储电路中的所述电荷放电到所述字线上以负升压低于所述接地电压的所述字线上的所述电压。

2.根据权利要求1所述的存储器系统，其中：

所述一或多个PFET存取晶体管各自进一步包括源极；且

所述字线负升压电路被配置成通过响应于所述写入操作负升压所述字线上的所述电压来响应于所述写入操作负升压所述一或多个PFET存取晶体管的所述栅极和所述源极两端的电压(V_GS)。

3.根据权利要求1所述的存储器系统，其中所述存储器位胞元进一步包括：

存储电路；且

所述一或多个PFET存取晶体管耦合到所述存储电路，所述一或多个PFET存取晶体管被配置成响应于所述写入操作中的所述字线的激活将数据从至少一条位线传递到所述存储电路。

4.根据权利要求3所述的存储器系统，其中所述字线负升压电路被配置成响应于所述写入操作负升压低于所述接地电压的所述字线上的所述电压以辅助将所述数据从所述至少一条位线传送到所述存储电路。

5.根据权利要求3所述的存储器系统，其中：

所述存储电路包括一或多个反相器，所述一或多个反相器各自包括耦合到下拉N型场效应晶体管NFET的上拉PFET；及

所述字线负升压电路被配置成响应于所述写入操作负升压所述一或多个PFET存取晶体管的所述栅极和源极两端的所述电压(V_GS)以减少或防止所述下拉NFET的放电。

6.根据权利要求3所述的存储器系统，其中：

所述一或多个PFET存取晶体管包括耦合到所述存储电路的第一PFET存取晶体管和耦合到所述存储电路的第二PFET存取晶体管；

所述第一PFET存取晶体管被配置成响应于所述写入操作中的所述字线的激活将第一电压从位线传递到所述存储电路；且

所述第二PFET存取晶体管被配置成响应于所述写入操作中的所述字线的激活将与所述第一电压互补的第二电压从补数位线传递到所述存储电路。

7.根据权利要求6所述的存储器系统，其中：

所述存储电路由存储节点和补数存储节点组成；

所述第一PFET存取晶体管被配置成响应于所述写入操作中的所述字线的激活将所述第一电压从所述位线传递到所述存储节点；且

所述第二PFET存取晶体管被配置成响应于所述写入操作中的所述字线的激活将与所述第一电压互补的所述第二电压从所述补数位线传递到所述补数存储节点。

8.根据权利要求1所述的存储器系统，其中所述字线负升压电路被配置成响应于指示所述写入操作的字启用信号负升压低于所述接地电压的所述字线上的所述电压。

9.根据权利要求1所述的存储器系统，其中所述升压发电机电路被配置成在所述写入操作之前的充电建立时间期间，在所述写入操作外将所述电荷存储在所述电荷存储电路中。