[发明专利]用于采用P型场效应晶体管(PFET)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法

说明书

本发明公开用于采用P型场效应晶体管PFET写入端口的存储器位胞元(“位胞元”)的写入辅助电路。还公开了相关的方法及系统。已观察到，随着节点技术的大小按比例缩小，PFET驱动电流(即，驱动强度)超出用于类似尺寸的FET的N型场效应晶体管NFET驱动电流。就这点来说，在一个方面中，相对于NFET写入端口，需要提供具有PFET写入端口的位胞元来减少到所述位胞元的存储器写入时间，且由此改进存储器性能。为缓解在将数据写入位胞元时原本可发生的写入争用，可采用以负字线升压电路的形式提供的写入辅助电路来加强具有PFET写入端口的存储器位胞元中的PFET存取晶体管。

优先权申请

本申请案主张2015年2月23日申请的名为“用于采用P型场效应晶体管(PFET)写入端口的存储器位胞元的写入辅助电路和相关系统及方法(WRITE-ASSIST CIRCUITS FORMEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECT TRANSISTOR(PFET)WRITE PORT(S),AND RELATED SYSTEMS AND METHODS)”的美国临时专利申请案第62/119,763号的优先权，所述申请案以全文引用的方式并入本文中。

本申请案还主张2015年9月23日申请的名为“用于采用P型场效应晶体管(PFET)写入端口的存储器位胞元的字线负升压写入辅助电路和相关系统及方法(WORDLINENEGATIVE BOOST WRITE-ASSIST CIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPEFIELD-EFFECT TRANSISTOR(PFET)WRITE PORT(S),AND RELATED SYSTEMS AND METHODS)”的美国专利申请案第14/862,555号的优先权，所述申请案以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及将可寻址静态存储器位胞元用于读取及写入数据的存储器系统，且更确切地说，涉及用于在向位胞元写入时缓解写入争用状况的写入辅助电路。

背景技术

电源电压(即，Vdd)缩放是用于跨越所有市场细分(范围从芯片上系统(SoC)中的小型嵌入核心到大型多核心服务器)最大化处理器能效的有效技术。当减小基于处理器的系统中的电源电压以节约电力时，对参数变化的电路延迟灵敏度放大，最终引起电路故障。这些电路故障限制基于处理器的系统的最小工作电源电压和最大能效。在当前基于处理器的系统设计中，静态随机存取存储器(SRAM)高速缓存和/或寄存器组可限制最小工作电源电压。SRAM高速缓存和寄存器堆位胞元采用接近最小大小的晶体管来最大化容量。由于不相关参数变化(例如，随机掺杂物波动、线边缘粗糙度)与晶体管栅极区域的平方根成反比，对于读取、写入及保持数据来说存储器位胞元最小工作电压存在广泛差异。