[发明专利]自存储和自恢复非易失性静态随机存取存储器

说明书

描述了一种装置，其包括：具有集成在SRAM单元内的至少两个非易失性(NV)电阻式存储器元件的静态随机存取存储器(SRAM)单元；以及将存储在SRAM单元中的数据自存储到至少两个NV电阻式存储器元件的第一逻辑。提供了一种方法，其包括：当施加到SRAM单元的电压降低到阈值电压时执行自存储操作以将SRAM单元的电压状态存储到至少两个非NV电阻式存储器元件，其中至少两个NV电阻式存储器元件与SRAM单元集成在一起；以及当施加到SRAM单元的电压增加到阈值电压时通过将数据从至少两个NV电阻式存储器元件复制到SRAM单元的存储节点来执行自恢复操作。

相关申请的交叉引用

本申请要求于2015年3月25日提交的、标题为“SELF-STORING AND SELF-RESTORING NON-VOLATILE STATIC RANDOM ACCESS MEMORY”的美国非临时专利申请序列号14/668,896的优先权，其全部内容通过引用并入本文。

背景技术

静态随机存取存储器(SRAM)是易失性存储器。因此，当施加到SRAM的电源被切断时，SRAM丢失存储在其存储节点中的数据。使数据免于丢失的一种方式是读取整个SRAM并将其数据复制在由非易失性(NV)存储器形成的单独镜像阵列中。该数据在SRAM的断电期间被保存在NV存储器中，并随后在SRAM的加电期间写回到SRAM。

使单独的NV存储器镜像SRAM占用区域。单独的NV存储器还增加功率消耗，因为易失性存储器(即SRAM)必须在断电和加电事件期间从中被读取并随后被重新写入。使用单独的NV存储器阵列的存储器架构也可能需要执行微代码并通过SRAM裸片与NV存储器阵列之间的总线发送数据。

附图说明

根据下面给出的具体实施方式并根据本公开内容的各种实施例的附图将更充分理解本公开内容的实施例，然而，具体实施方式和附图不应被理解为将本公开内容限制为特定的实施例，而仅是为了解释和理解。

图1示出了根据本公开内容的一些实施例的具有包括集成非易失性(NV)镜像单元和相关逻辑的静态随机存取存储器(SRAM)位单元的存储器架构的部分。

图2A示出了根据本公开内容的一些实施例的用于将数据从易失性存储器节点自存储到集成NV镜像单元的方法的流程图。

图2B示出了根据本公开内容的一些实施例的用于将数据从集成NV镜像单元自恢复到易失性存储器的方法的流程图。

图3示出了根据本公开内容的一些实施例的包括集成NV镜像单元和相关逻辑的SRAM位单元。

图4示出了根据本公开内容的一些实施例的用于自存储和自恢复图3的SRAM位单元的数据的方法的流程图。

图4B示出了根据本公开内容的一些实施例的显示图3的SRAM的操作的图。

图5示出了根据本公开内容的一些实施例的用于自存储和自恢复图3的SRAM位单元的数据的存储器架构。

图6A-C示出了根据本公开内容的一些实施例的用于使用图3的SRAM位单元进行自存储的命令的序列。

图7示出了根据本公开内容的一些实施例的包括集成NV镜像单元和相关逻辑的SRAM位单元。

图8示出了根据本公开内容的一些实施例的具有带有集成NV存储器的SRAM的三维(3D)集成电路(IC)。

图9示出了根据本公开内容的一些实施例的具有带有集成NV存储器的SRAM的智能设备或计算机系统或SoC(片上系统)。

具体实施方式