[发明专利]用于编程抑制的方法和装置

说明书

在实例中，一种方法可包含：将施加到串联连接存储器单元串中的未经编程第一存储器单元的电压从第一电压增加到第二电压，同时使施加到所述串联连接存储器单元串中的第二存储器单元的电压处于所述第一电压；及将施加到所述第二存储器单元的所述电压从所述第一电压增加到通过电压，同时将施加到所述未经编程第一存储器单元的所述电压从所述第二电压增加到编程电压。

技术领域

本发明一般来说涉及将存储器装置编程，且特定来说，本发明涉及存储器装置中的编程抑制。

背景技术

快闪存储器装置(例如，NAND、NOR等)已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。非易失性存储器是在不施加电力的情况下可将其数据值保持达某一延长时间段的存储器。快闪存储器装置通常使用单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(有时其称为写入)或其它物理现象(例如，相位改变或极化)，单元的阈值电压的改变确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见使用包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器具、运载工具、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的使用范围不断扩大。

NAND快闪存储器装置是常见类型的快闪存储器装置，如此称谓针对布置基本存储器单元配置所依的逻辑形式。通常，NAND快闪存储器装置的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。举例来说，一行存储器单元可是通常连接到存取线的那些存储器单元。所述阵列的列可包含在一对选择晶体管(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元串(经常称作NAND串)。每一源极选择晶体管连接到源极，而每一漏极选择晶体管连接到数据线(例如位线)。举例来说，如本文中所使用，当元件被连接时，其是(例如)借助于导电路径而电连接。举例来说，如本文中所使用，当元件被断开连接时，其是彼此断开电连接(例如，电隔离)。

“列”可是指通常连接到数据线的存储器单元。其并不需要任何特定定向或线性关系，而是替代地是指存储器单元与数据线之间的逻辑关系。一行存储器单元可(但不必)包含通常连接到存取线的所有存储器单元。一行存储器单元可包含通常连接到存取线的每隔一个存储器单元。举例来说，通常连接到存取线且选择性地连接到偶数数据线的存储器单元可是一行存储器单元，而通常连接到彼存取线且选择性地连接到奇数数据线的存储器单元可是另一行存储器单元。通常连接到存取线的存储器单元的其它群组也可定义一行存储器单元。对于某些存储器装置，可认为通常连接到给定存取线的所有存储器单元是物理行，而可认为物理行的在单个读取操作期间读取或在单个编程操作期间经编程的那些部分(例如，偶数或奇数存储器单元)是逻辑行(有时称为页)。

一些存储器装置可包含(例如)通常称为三维存储器阵列的堆叠式存储器阵列。举例来说，堆叠式存储器阵列可包含(例如)在源极与数据线之间串联连接的多个垂直存储器单元串(例如，NAND串)。术语垂直可定义为(举例来说)垂直于基底结构(例如集成电路裸片的表面)的方向。应认识到术语垂直考虑到由于常规制造及/或装配变化导致的从“恰好”垂直的变化，且应认识到所属领域的技术人员将知道术语垂直的含义。

在一些实例中，垂直存储器单元串可邻近于(例如)可称为垂直柱的垂直半导体(例如，位于所述垂直半导体上)。举例来说，垂直串中的存储器单元的激活可在邻近于那些存储器单元的柱中形成导电沟道区域。多个存取线中的相应者可分别连接到垂直串中的存储器单元中的相应者。存取线中的每一者通常可连接到多个垂直串中的每一者中的存储器单元，其中所述多个垂直串中的垂直串可分别邻近于柱(举例来说)。即，沿着存取线可存在多个柱及多个存储器单元。