[发明专利]形成具有高k电荷俘获层的方法

权利要求书

1.一种制造非易失性存储器件的方法，所述方法包括：

制造半导体沟道；

制造隧道电介质区域，其中所述隧道电介质区域相邻于所述半导体沟道，其中所述隧道电介质区域包括第一电介质层；

制造电荷俘获区域，所述电荷俘获区域具有第一电荷俘获层、第二电荷俘获层和第三电荷俘获层，包含在所述第一电荷俘获层和所述第三电荷俘获层之间形成所述第二电荷俘获层，其中所述第一电荷俘获层相邻于所述隧道电介质区域，其中所述第二电荷俘获层具有的相对于所述半导体沟道的导带偏移小于所述第一电荷俘获层相对于所述半导体沟道的导带偏移，且具有的相对于所述半导体沟道的导带偏移小于所述第三电荷俘获层相对于所述半导体沟道的导带偏移，其中所述第一电荷俘获层具有的相对于所述半导体沟道的价带偏移小于所述第一电介质层相对于所述半导体沟道的价带偏移，其中所述第二电荷俘获层包括具有大于7.9的介电常数的高k材料；

制造控制栅极电介质，其中所述电荷俘获区域在所述控制栅极电介质和所述隧道电介质之间；以及

制造控制栅极，其中所述控制栅极电介质在所述控制栅极和所述电荷俘获区域之间，

其中形成所述第二电荷俘获层包括：采用增加所述高k材料相对于所述半导体沟道的价带偏移的材料对所述高k材料进行掺杂。

2.如权利要求1所述的方法，还包括：

采用氮对所述第二电荷俘获层中的所述高k材料进行掺杂。

3.如权利要求1所述的方法，其中所述高k材料是ZrO₂或HfO₂。

4.如权利要求1所述的方法，其中形成所述第二电荷俘获层包括：

采用减小所述高k材料相对于所述半导体沟道的导带偏移的材料对所述高k材料进行掺杂。

5.如权利要求1所述的方法，其中形成所述电荷俘获区域包括：

在第一温度下沉积所述第一电荷俘获层；

在低于所述第一温度的第二温度下沉积所述第二电荷俘获层，在预定的时间段上从所述第二温度斜升至第三温度，其中所述第三温度比所述第二温度更高；

在所述第三温度下沉积所述第三电荷俘获层；以及

在沉积所述第二电荷俘获层之后且在沉积所述第三电荷俘获层之前，在所述第三温度下进行热退火。

6.如权利要求1所述的方法，其中形成所述第二电荷俘获层包含形成ZrO₂的区域并且以阳离子掺杂所述ZrO₂。

7.如权利要求1所述的方法，其中形成隧道电介质区域还包含形成第二电介质层和第三电介质层，其中所述第二电介质层在所述第一电介质层和所述第三电介质层之间，其中所述第二电介质层具有的相对于所述半导体沟道的导带偏移小于所述第一电介质层相对于所述半导体沟道的导带偏移，且具有的相对于所述半导体沟道的导带偏移小于所述第三电介质层相对于所述半导体沟道的导带偏移。

8.如权利要求1所述的方法，还包括：

形成多个材料层，其中所述多个材料层平行于基板的主表面；

在所述多个材料层中形成存储器孔，其中所述制造半导体沟道、所述制造隧道电介质区域、所述制造电荷俘获区域包括：

在所述存储器孔的每一个内形成所述第三电荷俘获层，其中所述第三电荷俘获层具有垂直侧壁；

在所述第三电荷俘获层的垂直侧壁上形成所述第二电荷俘获层；

在所述第二电荷俘获层的垂直侧壁上形成所述第一电荷俘获层，其中所述第一电荷俘获层具有垂直侧壁；

在所述第一电荷俘获层的垂直侧壁上形成第三电介质层，其中所述第三电介质层具有垂直侧壁；

在所述第三电介质层的垂直侧壁上形成第二电介质层，其中所述第二电介质层具有垂直侧壁；

在所述第二电介质层的垂直侧壁上形成所述第一电介质层，其中所述第一电介质层具有垂直侧壁；以及

在所述第一电介质层的垂直侧壁上形成所述半导体沟道。