[发明专利]锁相环(PLL)架构

权利要求书

1.一种锁相环PLL，包括：

压控振荡器VCO；

分频器，被配置为对所述VCO的输出信号进行分频以产生反馈信号；

相位检测电路，被配置为检测参考信号与所述反馈信号之间的相位差，并且基于检测的所述相位差生成输出信号；

比例电路，被配置为基于所述相位检测电路的所述输出信号生成控制电压，其中所述控制电压调谐所述VCO的第一电容以提供相位校正；以及

积分电路，被配置为将所述控制电压转换为数字信号，对所述数字信号进行积分，并且基于积分后的所述数字信号来调谐所述VCO的第二电容以提供频率跟踪。

2.根据权利要求1所述的PLL，其中所述比例电路包括电阻器，所述电阻器被配置为生成所述控制电压的与检测的所述相位差近似成比例的分量。

3.根据权利要求2所述的PLL，其中所述VCO包括至少一个变抗器，所述VCO的所述第一电容对应于所述至少一个变抗器的电容，并且所述控制电压耦合至所述至少一个变抗器。

4.根据权利要求3所述的PLL，进一步包括被配置为生成操作点电压的电压发生电路，其中所述电阻器耦合在所述操作点电压与所述至少一个变抗器之间，所述操作点电压使所述控制电压居中于所述至少一个变抗器的线性区域内。

5.根据权利要求2所述的PLL，其中所述比例电路进一步包括电容器，所述电容器被配置为减少所述控制电压上的纹波噪声。

6.根据权利要求1所述的PLL，其中所述VCO包括电容器组，所述电容器组包括多个可开关电容器，所述VCO的所述第二电容对应于所述电容器组的电容，并且所述积分电路被配置为基于积分后的所述数字信号来调谐所述电容器组的所述电容。

7.根据权利要求1所述的PLL，其中所述积分电路包括：

Σ-Δ模数转换器ADC，被配置为将所述控制电压转换为所述数字信号；以及

数字积分器，被配置为对所述数字信号进行积分。

8.根据权利要求7所述的PLL，其中所述分频器是第一分频器，所述PLL进一步包括第二分频器，所述第二分频器被配置为对所述VCO的所述输出信号进行分频以产生采样时钟信号，其中所述Σ-ΔADC以与所述采样时钟信号的频率对应的采样率对所述控制电压进行采样。

9.根据权利要求8所述的PLL，其中所述第二分频器以比所述第一分频器小的量来分频所述VCO的所述输出信号。

10.根据权利要求7所述的PLL，其中所述VCO包括电容器组，所述电容器组包括多个可开关电容器，所述VCO的所述第二电容对应于所述电容器组的电容，并且所述积分电路被配置为基于积分后的所述数字信号来调谐所述电容器组的所述电容。

11.根据权利要求10所述的PLL，其中所述积分电路进一步包括Σ-Δ调制器，所述Σ-Δ调制器被配置为将积分后的所述数字信号调制成数字调谐字，并且其中所述调谐字包括多个并行比特，所述并行比特中的每个比特控制所述电容器组中的所述可开关电容器中的相应一个可开关电容器。

12.根据权利要求1所述的PLL，进一步包括粗略校准引擎，所述粗略校准引擎被配置为调谐所述VCO的第三电容。

13.根据权利要求12所述的PLL，其中所述粗略校准引擎被配置为在所述PLL执行相位锁定之前调谐所述VCO的所述第三电容以设置所述VCO的初始输出频率。

14.根据权利要求12所述的PLL，其中所述VCO包括电容器组，所述电容器组包括多个可开关电容器，所述VCO的所述第三电容对应于所述电容器组的电容，并且所述粗略校准引擎被配置为调谐所述电容器组的所述电容。