[发明专利]基于紧凑ReRAM的FPGA

说明书

一种推挽电阻随机存取存储器单元电路，包括输出节点、字线、以及第一和第二位线。第一电阻随机存取存储器设备连接在第一位线与输出节点之间，而第二电阻随机存取存储器设备连接在输出节点与第二位线之间。第一编程晶体管具有连接至字线的栅极、连接至输出节点的漏极、以及源极。第二编程晶体管具有连接至字线的栅极、连接至第一编程晶体管的源极的漏极、以及源极。第一和第二编程晶体管具有相同的间距、相同的沟道长度、以及相同的栅极电介质厚度，该栅极电介质厚度被选择成耐受在推挽ReRAM单元电路的操作期间遭遇的编程和擦除电势。

关联申请的交叉引用

该国际申请要求于2016年1月29日提交的美国专利申请No.15/010,222、名称为“Compact ReRAM Based FPGA(基于紧凑ReRAM的FPGA)”的优先权；该专利申请要求于2015年3月12日提交的美国临时专利申请No.62/132,333、名称为“Compact ReRAM Based FPGA(基于紧凑ReRAM的FPGA)”的权益，其全部内容在本公开中通过引用纳入于此。

背景

推挽电阻随机存取存储器(ReRAM)单元(诸如美国专利No.8,415,650中所公开的那些ReRAM单元)对于在针对可配置逻辑集成电路(诸如现场可编程门阵列(FPGA))的配置存储器中使用是有吸引力的。

当使用深亚微米(14nM及以上)晶体管来设计电路时，晶体管间距的任何变化促使设计师使用大的过渡区以允许图案的光刻生产。该过渡区的范围可从0.2μm到1μm或更大，并且在设计具有紧凑高效布局的、采用诸ReRAM推挽配置存储器单元电路的可配置逻辑集成电路时可以是一个显著的缺点。

FPGA要求混合逻辑、路由开关、和编程晶体管。为了消除光刻工艺要求所要求的过渡区，所有以上列出的器件必须具有相同间距，包括沟道长度间距。通常，该要求与以不同电压操作的器件不兼容。

对于ReRAM存储器单元而言，与集成电路中采用的其它晶体管相比，用于对这些ReRAM存储器单元进行编程的晶体管器件将经受较高的漏极和栅极偏置，并且在编程和操作期间将在较高栅极偏置处开关。

因此，存在对不与这些缺点相关联的ReRAM配置存储器单元的设计的需要。本发明的目标是为了提供消除该过渡区的ReRAM推挽配置存储器单元电路。

发明内容

根据本发明，推挽ReRAM单元电路采用串联级联并且具有相同间距和沟道长度的两个编程晶体管。推挽ReRAM单元电路中使用的开关晶体管具有与两个编程晶体管相同的间距和沟道长度，以便对编程器件和用于配置和/或互连逻辑单元的开关晶体管两者都维持相同间距和沟道长度。

根据本发明，其状态由ReRAM配置的开关晶体管将使用在编程晶体管中使用的相同厚度电介质以减轻在编程期间升高的栅极应力。使用较厚的电介质还允许配置开关的栅极在操作期间在较高V_CC处超速，由此允许通过全V_CC逻辑信号。

根据本发明的一个方面，推挽电阻随机存取存储器单元电路包括输出节点、字线、第一位线和第二位线。第一电阻随机存取存储器设备连接在第一位线与输出节点之间，而第二电阻随机存取存储器设备连接在输出节点与第二位线之间。第一编程晶体管具有连接至字线的栅极、连接至输出节点的漏极、以及源极。第二编程晶体管具有连接至字线的栅极、连接至第一编程晶体管的源极的漏极、以及源极。第一和第二编程晶体管具有相同的间距、相同的沟道长度、以及相同的栅极电介质厚度，该栅极电介质厚度被选择成耐受在推挽ReRAM单元电路的操作期间遭遇的编程和擦除电势。

根据本发明的另一方面，至少一个开关晶体管具有连接至输出节点的栅极、连接至第一逻辑网络节点的漏极、以及连接至第二逻辑网络节点的源极。开关晶体管具有与第一和第二编程晶体管相同的间距、沟道长度和栅极电介质厚度。

附图