[发明专利]用于多端口物理层(PHY)的锁相环(PLL)的共享控制有效
申请号: | 201680018911.4 | 申请日: | 2016-03-02 |
公开(公告)号: | CN107408092B | 公开(公告)日: | 2020-04-17 |
发明(设计)人: | C·E·怀恩米勒;D·巴拉什;R·C·迪恩斯;M·W·维拉斯 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F13/372 | 分类号: | G06F13/372;G06F13/40;G06F13/42;G06F1/32 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 周敏;陈炜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 多端 物理层 phy 锁相环 pll 共享 控制 | ||
1.一种用于控制多端口物理层(PHY)的方法,包括:
由耦合至多端口PHY的多个端口控制器并耦合至所述多端口PHY的锁相环(PLL)的仲裁逻辑电路响应于来自所述多个端口控制器中的第二端口控制器的PLL重置请求而向所述多个端口控制器中的第一端口控制器提供进入低功率模式的命令;以及
由所述仲裁逻辑电路响应于所述第一端口控制器已经进入所述低功率模式的指示而向所述PLL提供PLL重置命令。
2.如权利要求1所述的方法,其特征在于,所述第一端口控制器独立于所述第二端口控制器。
3.如权利要求1所述的方法,其特征在于,所述多个端口控制器中的每个端口控制器独立于所述多个端口控制器中的所有其他端口控制器。
4.如权利要求1所述的方法,其特征在于,所述第一端口控制器和所述第二端口控制器被耦合至所述PLL。
5.如权利要求1所述的方法,其特征在于,所述多个端口控制器被耦合至所述PLL。
6.如权利要求1所述的方法,其特征在于,所述第一端口控制器和所述第二端口控制器对应于相异的快速外围组件接口(PCIe)链路通道。
7.如权利要求1所述的方法,其特征在于,进一步包括:
由所述仲裁逻辑电路响应于所述PLL被重置的指示而向所述第一端口控制器提供退出所述低功率模式的命令。
8.如权利要求1所述的方法,其特征在于,所述多个端口控制器被耦合至所述PLL以生成对应的多个时钟信号,并且所述多个端口控制器中的每个端口控制器独立于所述多个端口控制器中的所有其他端口控制器,所述方法进一步包括:
由所述仲裁逻辑电路响应于来自所述第二端口控制器的所述PLL重置请求而向除所述第一端口控制器之外的所述多个端口控制器提供进入所述低功率模式的命令。
9.如权利要求8所述的方法,其特征在于,进一步包括:由所述仲裁逻辑电路响应于所述PLL被重置的指示而向所述多个端口控制器提供退出所述低功率模式的命令。
10.如权利要求1所述的方法,其特征在于,进一步包括:从所述仲裁逻辑电路向端口PHY提供进入所述低功率模式的PHY命令。
11.如权利要求1所述的方法,其特征在于,进一步包括:从所述仲裁逻辑电路向端口PHY提供退出所述低功率模式的PHY命令。
12.一种集成电路(IC),包括:
仲裁逻辑电路;
锁相环(PLL),其被耦合至所述仲裁逻辑电路;以及
多端口物理层(PHY)的多个端口控制器,其中所述多个端口控制器中的至少第一端口控制器和第二端口控制器被耦合至所述PLL;
所述仲裁逻辑电路被配置成:
响应于来自所述第二端口控制器的PLL重置请求而向所述第一端口控制器提供进入低功率模式的命令;以及
响应于所述第一端口控制器已经进入所述低功率模式的指示而向所述PLL提供PLL重置命令。
13.如权利要求12所述的IC,其特征在于,所述第一端口控制器被配置成独立于所述第二端口控制器而操作。
14.如权利要求12所述的IC,其特征在于,所述第一端口控制器和所述第二端口控制器被耦合至所述PLL。
15.如权利要求12所述的IC,其特征在于,所述第一端口控制器和所述第二端口控制器被配置成作为相异的快速外围组件接口(PCIe)链路通道进行操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680018911.4/1.html,转载请声明来源钻瓜专利网。