[发明专利]用于多端口物理层(PHY)的锁相环(PLL)的共享控制

说明书

公开了用于多端口物理层(PHY)的锁相环(PLL)的共享控制的方法和系统。在一个方面，仲裁逻辑电路被耦合至共享锁相环(PLL)的多端口PHY的各端口。在接收到所共享PLL要被重置的指示之际，该仲裁逻辑电路命令共享该PLL的各端口进入对所共享PLL的任何重置在它们的操作中将具有最小或没有影响的状态。以此方式，包括多端口PHY的集成电路(IC)可被配置有仅一个PLL和相关联时钟生成逻辑以为其端口中的一些或全部端口提供时钟信号，从而减小其半导体面积和功耗。此外，多端口PHY的各端口可以彼此独立地操作，从而消除与具有所共享PLL相关联的任何配置和/或互操作性问题。

优先权申请

本申请要求于2015年4月6日提交的题为“SHARED CONTROL OF A PHASE LOCKEDLOOP(PLL)FOR A MULTI-PORT PHYSICAL LAYER(PHY) (用于多端口物理层(PHY)的锁相环(PLL)的共享控制)”的美国专利申请序列号14/679,436的优先权，该申请通过援引全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及由多个设备共享的锁相环(PLL)。

II.背景技术

计算设备内的各电路一般根据特定总线标准(例如，高速外围组件互连 (PCIe)、通用串行总线(USB)版本3(USB3)等)通过总线进行通信。各电路与总线之间的接口一般被称为电路用来通信的通信协议栈的物理层 (PHY)PHY是开放系统互连模型(OSI模型)的第一层。PHY处理不同设备之间的比特级传输并且支持连接到物理介质的电气或机械接口以用于同步通信。

根据特定总线标准操作的总线可以具有用于连接系统的各集成电路(IC) (例如，中央处理单元(CPU)、存储器、通信模块等)的多个链路。例如，第一IC上的PHY端口通过对应链路向第二IC上的PHY端口传送数据分组和/ 或从该第二IC上的PHY端口接收数据分组。包括通信链路的这两个端口可以具有一个或多个通道；每个通道被用作第一与第二IC之间的全双工通信信道。第一与第二IC之间的吞吐量可以通过增大对应链路的通道数目来增大。当使用多个通道时，通过多通道链路传送的数据分组可以由传送方元件跨多个通道交织并且在接收方元件处被重组。

在一些实例中，使用总线的IC的PHY可以是多端口PHY。多端口PHY 的每个端口被配置成独立于该多端口PHY的其他端口操作。每个端口被连接到总线的相异链路，使得每个端口可以与多端口PHY的其他端口并发地、但独立于这些端口地工作。在许多实例中，多端口PHY的多个端口将需要一时钟信号以用于通过它们对应的链路进行通信。相应地，每个端口将包括锁相环 (PLL)和其他时钟逻辑来生成对应时钟信号。然而，具有用于每个端口的PLL 和其他时钟逻辑增大了IC中的面积和功耗。因此，在面积和功耗有限的应用中，IC的多端口PHY的一些或全部端口可被配置成共享单个PLL，从而提供减小的半导体面积和功耗。

然而，共享PLL可能导致问题，因为所共享PLL中未预期的变化可能影响共享该PLL的各端口中的一者或多者。例如，如果多端口PHY的端口导致对所共享PLL的重置或重新初始化，则共享该PLL的各其他端口中的一些或全部端口可能经历通信错误和/或数据丢失。

公开概述