[发明专利]用于综合电路布局的方法和设备

权利要求书

1.用于综合电路布局的方法，其特征在于：

- 在所述电路布局上布置初级电路功能（11、12、13、14、15、21、22、23、24、25），

- 在所述电路布局上布置次级电路功能（27、28、29、30、31），

- 生成至少一个第一掩膜，使得如果根据包括所述初级电路功能和所述次级电路功能的电路布局通过至少第一掩膜来结构化半导体衬底，则第一掩膜投影所述初级电路功能（11、12、13、14、15、21、22、23、24、25）并且遮盖所述次级电路功能（27、28、29、30、31），以及

- 在生成所述至少一个第一掩膜之后生成至少一个第二掩膜，使得如果根据包括所述初级电路功能和所述次级电路功能的所述电路布局通过所述至少一个第二掩膜来结构化半导体衬底，则所述至少一个第二掩膜投影所述初级电路功能（11、12、13、14、15、21、22、23、24、25）和所述次级电路功能（27、28、29、30、31）。

2.根据权利要求1所述的方法，其特征在于：

- 所述初级电路功能（11、12、13、14、15、21、22、23、24、25）的布置包括至少一个处理器内核（11、12、21、22）的布置，

- 所述初级电路功能（11、12、13、14、15、21、22、23、24、25）的布置包括至少一个外围设备功能（13、23）的布置，以及

- 所述初级电路功能（11、12、13、14、15、21、22、23、24、25）的布置包括至少一个存储器的布置。

3.根据权利要求2所述的方法，其特征在于：

- 所述存储器的布置包括电可擦除的可编程的只读存储器的布置，以及

- 所述存储器的布置包括随机存取存储器（15、25）的布置。

4.根据权利要求3所述的方法，其特征在于：

- 所述电可擦除的可编程的只读存储器是闪存EEPROM（14、24）。

5.根据权利要求1至3之一所述的方法，其特征在于：

- 所述次级电路功能（27、28、29、30、31）的布置包括至少一个外围设备功能（13、23）的布置，以及

- 所述次级电路功能（27、28、29、30、31）的布置包括互连的CMOS综合基础门电路的布置。

6.根据权利要求5所述的方法，其特征在于：

- 所述至少一个外围设备功能（13、23）是串行外围设备接口或CAN控制器。

7.根据权利要求5所述的方法，其特征在于，所述CMOS综合基础门电路的布置包括至少一个以下元件的布置：

- 非门，

- 与非门，

- 或非门，

- 状态控制的触发器，和

- 时钟沿控制的触发器。

8.根据权利要求7所述的方法，其特征在于，所述状态控制的触发器是D-锁存器。

9.根据权利要求7所述的方法，其特征在于，所述时钟沿控制的触发器是寄存器。

10.根据权利要求7所述的方法，其特征在于：

- 电路功能的布置包括触发器串联电路的集成，使得能够进行功能检查，以及

- 进行电路功能的布置，使得所述元件能够在减小的电流消耗的情况下在所定义的状态中运行。

11.根据权利要求10所述的方法，其特征在于，所述功能检查是对所述次级电路功能（27、28、29、30、31）的检查。

12.一种机器可读的存储介质，在所述存储介质上存储有计算机程序，所述计算机程序被设立用于实施根据权利要求1至11之一所述的方法。

13.一种用于综合电路布局的设备，其被设立用于实施根据权利要求1至11之一所述的方法。