[发明专利]用于综合电路布局的方法和设备

说明书

用于综合电路布局的方法，其特征在于以下特征：‑在所述电路布局上布置初级电路功能（11、12、13、14、15），‑在所述电路布局上布置次级电路功能，‑生成至少一个第一掩膜，使得如果半导体衬底根据所述电路布局通过第一掩膜来结构化，则第一掩膜投影所述初级电路功能（11、12、13、14、15）并且遮盖所述次级电路功能，并且‑进行电路功能的布置，使得如果半导体衬底根据所述电路布局通过至少一个第二掩膜来结构化，则至少一个改变的掩膜投影所述初级电路功能（11、12、13、14、15）和所述次级电路功能。

技术领域

本发明涉及一种用于综合电路布局的方法。本发明还涉及一种相应的设备、一种相应的计算机程序以及一种相应的存储介质。

背景技术

集成电路、也为集成的电路（integrated circuit，IC）是施加在半导体上的电子电路并且在专业领域中也称为固体电路（solid-state circuit）或单片集成电路（monolithic integrated circuit）。一类电路可以由多个相互电连接的电子半导体器件、如晶体管、二极管以及其他有源或无源器件的组合构成。

为了能够在现场实现电路的配置，提出逻辑门电路的可编程装置（现场可编程逻辑阵列，FPGA），借助逻辑门电路的可编程装置可以实现极不同的电路。公开文献DE 102006 049 245 A1描述一种基于FPGA的控制设备，其中规定：被构造用于实施FPGA的功能之一的可实施的代码可以加载到该控制设备中。

发明内容

本发明提供一种用于综合电路布局的方法、一种相应的设备、一种相应的计算机程序以及一种相应的存储介质。

方案1：用于综合电路布局的方法，其特征在于以下特征：

- 在所述电路布局上布置初级电路功能，

- 在所述电路布局上布置次级电路功能，

- 生成至少一个第一掩膜，使得如果半导体衬底根据所述电路布局通过至少第一掩膜来结构化，则第一掩膜投影所述初级电路功能并且遮盖所述次级电路功能，并且

- 进行电路功能的布置，使得如果半导体衬底根据所述电路布局通过至少一个第二掩膜来结构化，则至少一个改变的掩膜投影所述初级电路功能和所述次级电路功能。

方案2：根据方案1所述的方法，其特征在于以下特征：

- 初级电路功能的布置包括至少一个处理器内核的布置，

- 初级电路功能的布置包括至少一个外围设备功能、特别是串行外围设备接口或CAN控制器的布置，以及

- 初级电路功能的布置包括至少一个存储器的布置。

方案3：根据方案2所述的方法，其特征在于以下特征：

- 存储器的布置包括电可擦除的可编程的只读存储器、特别是闪存EEPROM的布置，以及

- 存储器的布置包括随机存取存储器的布置。

方案4：根据方案1至3之一所述的方法，其特征在于以下特征：

- 次级电路功能的布置包括至少一个外围设备功能、特别是串行外围设备接口或CAN控制器的布置，以及

- 次级电路功能的布置包括合适互连的CMOS综合基础门电路的布置。

方案5：根据方案4所述的方法，其特征在于，CMOS综合基础门电路的布置包括至少一个以下元件的布置：

- 非门，

- 与非门，

- 或非门，

- 状态控制的触发器、特别是D-锁存器，和