[发明专利]具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法

说明书

发明领域

本发明涉及根据权利要求1的前言的用于制造功率半导体器件的方法。

发明背景

从文献US 2015/0060938 A1，已知用于制造功率半导体器件的方法。该方法包含提供N型半导体晶圆的步骤。边缘终止结构部分提供于N型晶圆的区域的芯片外部周边部分中，环绕芯片内部部分内侧的有源区域。在边缘终止结构中，形成层间介电层，以用于在晶圆的前侧上使边缘终止结构中的浮置的场板隔离。在有源区域中，在晶圆的前侧上形成发射极电极。此后，对N型晶圆的后表面均匀地进行研磨，以用于减小N型晶圆的厚度。

从US 2014/0361312 A1，已知用于制造功率半导体器件的方法，该方法包括如下的步骤：提供P型SiC衬底晶圆，P型SiC衬底晶圆包括有源区和环绕有源区的边缘终止区；在晶圆的前侧上形成边缘终止区中的BSPG层；在衬底晶圆的前侧上形成有源区中的源极电极；以及执行背面研磨，以缩短针对衬底晶圆的后表面的沟槽蚀刻过程所要求的时间。

从WO 2015/025625 A1，已知碳化硅半导体器件及其制造方法，其中，制备碳化硅半导体衬底，该衬底包含第一主表面和第二主表面，形成第一电极，第一电极与碳化硅半导体衬底的第一主表面接触，并且，欧姆连接至碳化硅半导体衬底。去除碳化硅半导体衬底的第二主表面侧的至少一部分。形成第二电极，第二电极与通过碳化硅半导体衬底的至少一部分的去除而已暴露的碳化硅半导体衬底的第二主表面接触，并且，欧姆连接至碳化硅半导体衬底。形成金属层，金属层与第二电极的第四主表面电接触。继将碳化硅半导体衬底的至少一部分去除之后，金属层的厚度大于碳化硅半导体衬底的厚度。结果，提供其中能够减小导通电阻的碳化硅半导体器件及其制造方法。

从US 2005/233499 A1，已知IGBT的制造方法，其中，该方法包含：提供N型半导体晶圆的步骤；在元件形成区域中形成发射极电极的步骤；在元件隔离区域中和在元件形成区域中形成作为半导体晶圆的表面侧上的最上层膜的聚酰亚胺树脂膜的步骤；以及使用卡盘工作台和研磨轮的背面研磨步骤。

从JP 2003-249654 A，已知提供半导体器件且提供其制造方法，该半导体器件具有IGBT的构成，其中，通过使用简单的结构和方法而改进关闭时的切换特性。通过在半导体器件的一个主表面上进行研磨来形成凹陷表面，在所述表面上，形成N+缓冲层。

已知竖直的功率半导体器件，例如，绝缘栅双极型晶体管（IGBT）和不同种类的功率二极管、功率金属氧化物半导体场效应晶体管（MOSFET）和双模式绝缘栅极晶体管（BiGT），其具有如下的共同点：在器件通态中，电流在与晶圆主侧垂直的竖直方向上流过晶圆。在这样的功率半导体器件中，预期在维持高阻断能力的同时，具有尽可能低的通态电压。

从EP2747142A1，已知IGBT和这样的IGBT的制造方法。在其中，描述了使终止区的设计优化，并且，引入环绕终止区的附加的沟道截断区，以使IGBT的阻断能力和坚固性优化。

高阻断能力要求相对较厚的晶圆。然而，在增加晶圆的厚度的情况下，通态电压和损耗被增加。因此，为了使损耗最小化，器件的晶圆不应当比实现预期的阻断能力所必需的最小厚度更厚。晶圆厚度的减小还减小与器件相关联的寄生电容。这降低驱动要求，并且，加快切换速度。

出于操纵的原因，当前使用的晶圆必须具有远高于200 µm的最小厚度，其防止生产过程的期间的机械破坏。然而，根据低电压（≤1.7kV）器件的损耗，该最小厚度将排除所要求的器件性能。因此，在生产序列结束时，引入研磨步骤，从而使晶圆变细为大约120 µm至180 µm（取决于电压等级），并且，在维持晶圆的最小厚度的同时，对损耗进行优化，以获得预期的阻断能力。