[发明专利]中断控制器

权利要求书

1.一种中断控制器，包括：

连接到计算系统的结构的结构从电路，所述结构从电路被配置为接收从所述结构接收到的MMIO写入请求形式的针对不同中断目标的MMIO中断的请求，每一个所述MMIO写入请求包括一个相应的MMIO地址和相应的MMIO写入数据，所述相应的MMIO写入数据包括针对相应MMIO中断要完成的任务的指示；

连接到所述不同中断目标的多个输出中断线路；

多个中断寄存器，每个中断寄存器对应于所述多个输出中断线路的至少一个输出中断线路，每个中断寄存器被配置成存储针对对应的输出中断线路的一个或多个MMIO中断要完成的任务的一个或多个指示，存储针对一个或多个MMIO中断要完成的任务的一个或多个指示触发所述对应的输出中断线路的断言；以及

MMIO路由电路，所述MMIO路由电路被连接到所述结构从电路和所述多个中断寄存器，所述MMIO路由电路被配置为将由所述结构从电路从所述结构接收的MMIO写入数据根据相应的MMIO地址路由到所述中断寄存器中的任意一个。

2.根据权利要求1所述的中断控制器，其特征在于，还包括：

连接到所述结构从电路和所述多个中断寄存器的读取电路，所述读取电路被配置为使得能够响应于在所述结构从电路处接收到的MMIO读取来读取所述中断寄存器的内容。

3.根据权利要求1所述的中断控制器，其特征在于：

所述MMIO路由电路被配置为将中断请求路由到中断寄存器，以使得在交叠时间段内有效的针对相同目标的多个中断请求被路由到相同的中断寄存器并且用指示针对相应中断要完成的不同任务的不同数据同时填充所述相同的中断寄存器，使用数据填充中断寄存器导致相应的输出中断线路被断言。

4.根据权利要求1所述的中断控制器，其特征在于，还包括：

与所述MMIO路由电路和所述中断寄存器通信的写入模式电路，所述MMIO地址包括写入模式指示；以及

其中所述写入模式电路被配置为基于所述写入模式指示使得所述MMIO写入数据盖写目标中断寄存器的现有内容，使得所述MMIO写入数据被写入所述目标中断寄存器而不丢失所述目标中断寄存器的所述现有内容，使得所述MMIO写入数据与所述目标中断寄存器的所述现有内容相组合。

5.根据权利要求1所述的中断控制器，其特征在于，还包括：

多个输入线路中断；以及

连接到所述输入线路中断和所述中断寄存器的线路中断路由电路，使得在所述输入线路中断处接收的中断请求使得数据被添加到所述中断寄存器，将数据添加到所述中断寄存器使得相应的输出中断线路被断言。

6.根据权利要求1所述的中断控制器，其特征在于，还包括：

多个输入线路中断；以及

连接到所述输入线路中断和所述中断寄存器的线路中断路由电路，响应于所接收的线路中断，所述线路中断路由电路被配置为生成多位中断数据，所述多位中断数据包括针对所接收的线路中断要完成的任务的指示，所述线路中断路由电路路由所述多位中断数据并将所述多位中断数据存储在对应于与所接收的线路中断相关联的输出中断线路的中断寄存器处，将数据存储在所述中断寄存器中使得相应的输出中断线路被断言。

7.根据权利要求6所述的中断控制器，其特征在于，还包括：

与所述线路中断路由电路通信的配置寄存器，所述线路中断路由电路能被配置为基于所述配置寄存器的内容生成定制的多位中断数据。

8.根据权利要求1所述的中断控制器，其特征在于，还包括：

多个输入线路中断；以及

与所述输入线路中断和所述中断寄存器通信的线路中断路由电路，响应于所接收的线路中断，所述线路中断路由电路被配置为生成多位中断数据，所述多位中断数据包括对所接收的线路中断要完成的工作的指示，所述线路中断路由电路将所述多位中断数据路由到目标中断寄存器并将所述多位中断数据存储到所述目标中断寄存器中，将数据存储到所述目标中断寄存器中使得相应的目标输出中断线路被断言。