[发明专利]中断控制器

说明书

一种中断控制器包括可以接收MMIO操作请求的结构从电路、多个输出中断线路、多个中断寄存器(其中每个中断寄存器对应于一输出中断线路)、与结构从电路和中断寄存器通信的MMIO路由电路、用于接收线路中断的多个输入中断线路以及与输入中断线路和中断寄存器通信的线路中断路由电路。中断寄存器存储针对中断的数据，该数据用作中断的源和/或需要针对该中断完成(一个或多个)什么任务的指示。

背景

在许多计算机系统(包括片上系统(SOC))中，硬件设备(处理器内核、网卡、打印机、其他外围设备等)通过中断与处理器内核和其他实体进行通信。传统上，使用与处理器内核(或其他设备)的中断输入的直接线路连接来断言(assert)中断。

概述

提出了一种不需要很多直接线路的中断控制器。虽然中断控制器可具有一些直接线路，但中断也可以是基于存储器映射输入/输出(MMIO)的，其中中断的源使用标准结构/总线写入来发送中断。为了提供支持特征集中的灵活性，中断控制器包括一组MMIO可读中断寄存器，以允许中断目标稍后确定关于中断的数据或消息。路由电路被用来将关于中断的消息/数据路由到适当的中断寄存器，以使得可持续保持该消息/数据，并且多个实体可将中断发送到公共目标。

中断控制器的一个实施例包括可以接收MMIO操作请求的结构(例如，总线)从电路、多个输出中断线路、多个中断寄存器(其中每个中断寄存器对应于一输出中断线路)、与结构从电路和中断寄存器通信的MMIO路由电路、用于接收线路中断的多个输入中断线路以及与输入中断线路和中断寄存器通信的线路中断路由电路。中断寄存器存储针对中断的数据，以使得数据用作中断的源和/或需要针对该中断完成(一个或多个)什么任务的指示。一些实施例可实现上面列出的组件的子集。

提供本概述以便以简化的形式介绍以下在详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题的关键特征或必要特征，亦非旨在用作辅助确定要求保护的主题的范围。

附图简述

图1是包括中断控制器的示例计算系统的框图。

图2是中断控制器的一个实施例的框图。

图3是可设置中断寄存器的位的电路的一个实施例的一部分的示意图。

图4描绘了用于断言中断的MMIO地址格式的一个示例。

图5是描述来自图4的示例地址格式的位的映射的表格。

图6是描述由通过中断控制器断言MMIO中断的源实体执行的过程的一个实施例的流程图。

图7是描述响应于MMIO中断请求由中断控制器执行的过程的一个实施例的流程图。

图8是描述响应于来自中断控制器的中断的由中断目标执行的过程的一个实施例的流程图。

图9是描述由通过中断控制器断言线路中断的源实体执行的过程的一个实施例的流程图。

图10是描述响应于线路中断请求由中断控制器执行的过程的一个实施例的流程图。

图11是描述当两个源实体请求到相同目标的中断时执行的示例过程的流程图。

详细描述