[发明专利]可变长度指令处理模式

说明书

一种数据处理装置(2)以第一操作模式和第二操作模式进行操作，所述第一操作模式具有准备好执行处理操作的第一组处理电路(8，12，18，20，22)，所述第二操作模式具有准备好执行处理操作的第二组处理电路(8，12，14，18，20，22，24)。所述处理器使用第一模式和第二模式中的可选择的一个模式来处理支持的指令集内的程序指令的第一真子集(32)。所述指令集内的程序指令的第二真子集(34)需要由在所述第二模式下操作的所述处理器处理。在操作模式中未激活的处理电路(14，24)可以被置于低功率状态。

技术领域

本公开涉及数据处理系统。更具体地说，本公开涉及用于支持程序指令的执行的硬件的模态控制。

背景技术

已知提供了支持多种指令集的数据处理系统。例如，由英国剑桥ARM有限公司设计的处理系统可能同时支持ARM和Thumb指令集。

发明内容

从一个方面来看，本公开提供了用于处理数据的设备，包括：

处理器，用于对存储在所述处理器的寄存器文件内并且由指令集的程序指令指定的操作数执行处理操作，所述处理器至少以第一操作模式和第二操作模式进行操作，所述第一操作模式具有准备好执行处理操作的第一组活动处理电路，所述第二操作模式具有准备好执行处理操作的第二组活动处理电路，所述第二组活动处理电路不同于所述第一组活动处理电路；其中，

由在所述第一模式和所述第二模式中的可选择的一个模式下操作的所述处理器来处理所述指令集内的程序指令的第一真子集；并且

所述指令集内的程序指令的第二真子集需要由在所述第二模式下操作的所述处理器处理。

从另一个方面来看，本公开提供了用于处理数据的设备，包括：

处理装置，用于对存储在所述处理器装置的寄存器文件内并且由指令集的程序指令指定的操作数执行处理操作，所述处理器至少以第一操作模式和第二操作模式进行操作，所述第一操作模式具有用于执行处理操作的第一组活动处理电路，所述第二操作模式具有用于执行处理操作的第二组活动处理电路，所述第二组活动处理电路不同于所述第一组活动处理电路；其中，

由在所述第一模式和所述第二模式中的可选择的一个模式下操作的所述处理装置来处理所述指令集内的程序指令的第一真子集；并且

所述指令集内的程序指令的第二真子集需要由在所述第二模式下操作的所述处理装置处理。

从另一个方面来看，本公开提供了用于处理数据的方法，包括：

至少使用第一操作模式和第二操作模式对存储在处理器的寄存器文件内并且由指令集的程序指令指定的操作数执行处理操作，所述第一操作模式具有用于执行处理操作的第一组活动处理电路，所述第二操作模式具有用于执行处理操作的第二组活动处理电路，所述第二组活动处理电路不同于所述第一组活动处理电路；其中，

使用所述第一模式和所述第二模式中的可选择的一个模式来处理所述指令集内的程序指令的第一真子集；并且

所述指令集内的程序指令的第二真子集需要使用所述第二模式来处理。

附图说明

现在参考附图，仅通过举例的方式描述实施例，其中：

图1示意性地示出了具有第一操作模式和第二操作模式的数据处理设备；

图2示意性地示出了包括程序指令的第一真子集和程序指令的第二真子集的指令集；

图3示意性地示出了不同形式的模式切换指令；

图4是示意性地示出由中断触发的模式之间的切换的流程图；

图5是示意性地示出由切换指令触发的模式之间的切换的流程图；