[发明专利]元器件安装基板有效
申请号: | 201680031430.7 | 申请日: | 2016-06-01 |
公开(公告)号: | CN107615894B | 公开(公告)日: | 2020-07-17 |
发明(设计)人: | 上嶋孝纪 | 申请(专利权)人: | 株式会社村田制作所 |
主分类号: | H05K1/18 | 分类号: | H05K1/18;H01L21/60;H01L23/12;H05K3/34 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 邓晔;张鑫 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 元器件 安装 | ||
层间连接导体(20)贯穿层叠体(10)的第一层(1~6),从上表面(10S)突出。元器件安装基板(200)中,在层叠方向上,对层间连接导体(20)距离上表面(10S)的突出长度进行调整,以使得层间连接导体(20)及导电接合部(112)在层叠方向上的连接位置与连接电极(30)及导电接合部(122)在层叠方向上的连接位置之差成为差分(d1)。层叠方向上的导电接合部(112)的长度与导电接合部(122)的长度的差分(d2)与该差分(d1)相抵消。其结果是,通过使上表面(10S)与下表面(101S)平行,能够防止高频元器件(100)相对于安装基板(90)发生倾斜,且能够防止因该倾斜而引起的电连接不良和接合强度的降低。
技术领域
本发明涉及元器件安装基板,该元器件安装基板包括具有多个柱状电极的元器件和在主面安装有该元器件的安装基板。
背景技术
目前已知在底面具有多个柱状电极(例如由铜构成的支柱电极)的倒装芯片元器件(参照专利文献1)。倒装芯片元器件中,底面的各个柱状电极经由导电接合部,与安装基板的主面的各个连接电极实现电连接和物理连接。
专利文献1所揭示的倒装芯片元器件具有与底面平行的方向上的截面积互不相同的多个柱状电极。
现有技术文献
专利文献
专利文献1:日本专利特开2001-223321号公报
发明内容
发明所要解决的技术问题
然而,如专利文献1所揭示的倒装芯片元器件那样,在将截面积互不相同的多个柱状电极安装至安装基板之前,若用焊锡形成导电接合部,则形成于柱状电极的前端的焊锡量取决于柱状电极的截面积,因此,柱状电极的截面积越大导电接合部越厚。由此,具有截面积互不相同的多个柱状电极的倒装芯片元器件若被安装至安装基板,则相对于安装基板的主面会发生倾斜。其结果是,会发生出现电连接不良、或者接合强度降低的问题。
因而,本发明的目的在于,提供一种元器件安装基板,即使将具有截面积互不相同的多个柱状电极的元器件安装至安装基板的主面,也能够防止电连接不良及接合强度的降低。
解决技术问题的技术方案
本发明的元器件安装基板具备:具有第一柱状电极及第二柱状电极的元器件;以及在主面安装有所述元器件的层叠结构的安装基板。所述安装基板具有第一连接导体和第二连接导体。所述元器件具有配置于所述第一柱状电极与所述第一连接导体之间的第一导电接合部,以及配置于所述第二柱状电极与所述第二连接导体之间的第二导电接合部。
所述第一柱状电极在与所述主面平行的方向上的截面积小于所述第二柱状电极在所述方向上的截面积。因此,因柱状电极的截面积之差引起的镀覆膜的成长速度的差异使得第二导电接合部的厚度(层叠方向的长度)比第一导电接合部的厚度要厚。
因此,本发明的元器件安装基板具有如下特征:在所述安装基板的层叠方向上,所述第一连接导体与所述第一导电接合部的连接部的位置比所述第二连接导体与所述第二导电接合部的连接部的位置更远离所述主面的位置。
本发明的元器件安装基板中,利用安装基板的第一连接导体及第二连接导体的各个连接部在层叠方向上的位置之差来抵消因元器件的第一柱状电极与第二柱状电极的截面积之差而引起的第一导电接合部与第二导电接合部的厚度之差,因此,能够防止元器件在安装时相对于安装基板的主面发生倾斜。其结果是,本发明的元器件安装基板在安装时,能够防止因元器件相对于安装基板的倾斜而引起的电连接不良及接合强度的降低。
为了抵消因元器件的第一柱状电极与第二柱状电极的截面积之差而引起的第一导电接合部与第二导电接合部的厚度之差,具体以如下方式构成安装基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所,未经株式会社村田制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680031430.7/2.html,转载请声明来源钻瓜专利网。