[发明专利]阻变存储器

说明书

根据实施例，一种阻变存储器包括：半导体衬底，具有控制端子、第一端子和第二端子的晶体管，所述晶体管设置在半导体衬底上，覆盖所述晶体管的绝缘层，连接到所述第一端子且设置在所述绝缘层上的第一导线，设置在所述绝缘层上的第二导线，以及连接在所述第二端子和所述第二导线之间的阻变元件。在所述第一导线和所述第二导线的布置方向上，所述第一导线的宽度大于所述第二导线的宽度。

相关申请的交叉引用

本申请要求于2015年6月10日提交的美国临时申请62/173,779的权益，其全部内容通过引用并入本文。

技术领域

本文描述的实施例一般地涉及阻变存储器。

背景技术

阻变存储器的存储器基元，例如，自旋转矩传送磁随机存取存储器(STT-MRAM)包括串联连接的选择晶体管和阻变元件，并且连接在位线和源线之间。利用这样的阻变存储器，当由于存储器基元的小型化而增加源线的电阻时，在读/写期间发生根据存储器基元的位置而改变选择晶体管的源电位的现象。

发明内容

通常，根据一个实施例，一种阻变存储器包括：半导体衬底；晶体管，其具有控制端子、第一端子和第二端子，所述晶体管被设置在所述半导体衬底上；覆盖所述晶体管的绝缘层；连接到所述第一端子并设置在所述绝缘层上的第一导线；设置在所述绝缘层上的第二导线；以及连接在所述第二端子和所述第二导线之间的阻变元件。在所述第一导线和第二导线的布置方向上所述第一导线的宽度大于所述第二导线的宽度。

附图说明

图1是示出阻变存储器的一个示例的图。

图2是示出块(block)的一个示例的图。

图3是示出存储器基元阵列的一个示例的图。

图4是示出作为比较例的装置的平面图。

图5A是沿着图4的线VA-VA截取的截面图。

图5B是沿着图4的线VB-VB截取的截面图。

图6和图7是示出读取期间源线的电位变化的示例的图示。

图8是示出作为第一实施例的装置的平面图。

图9A是沿着图8的线IXA-IXA截取的的截面图。

图9B是沿着图8的线IXB-IXB截取的截面图。

图10和图11是示出读取期间源线的电位变化的图示。

图12是示出改善读取误差和写入误差的优点的图示。

图13至图19是示出制造图8、9A和9B的装置的方法的示例的截面图。

图20A和20B是示出作为第二实施例的装置的平面图。

图21是示出图20A和20B的区域AA、BB、CC的示例的平面图。

图22A、22B和22C是沿着图21的线XXII-XXII截取的截面图。

图23A、23B和23C是沿着图21的线XXIII-XXIII截取的截面图。

图24A、24B和24C是沿着图21的线XXIII-XXIII截取的截面图。

图25是示出作为第三实施例的装置的平面图。

图26是沿图25的线XXVI-XXVI截取的截面图。

图27是示出作为第四实施例的装置的平面图。

图28是示出施加到选择的字线的读/写电位的示例的表格。

图29是示出处理器系统的示例的图。