[发明专利]用于半导体设备的匹配腔室性能的方法

说明书

本发明的实施方式提供匹配及校准处理腔室中的处理腔室性能的方法。在一个实施方式中，用于校准用于半导体制造处理的处理腔室的方法包含以下步骤：在处理腔室中执行第一预定处理，在执行预定处理的同时收集第一组信号(第一组信号由设置在处理腔室中的第一组传感器传输至控制器)，分析所收集的第一组信号，将所收集的第一组信号与储存在控制器中的数据库比较以检查来自第一组传感器的传感器响应，当发现失配传感器响应时基于所收集的第一组信号来校准传感器，随后在处理腔室中执行第一系列处理，及在执行系列处理的同时收集第二组信号(第二组信号由传感器传输至控制器)。

技术领域

本发明的实施方式大体上相关于检测处理腔室中的处理性能的方法；更确切地说，是一种用于检测处理腔室中的处理性能来为半导体制造及工厂管理做腔室至腔室匹配的方法。

背景技术

在集成电路(IC)或芯片制造中，由芯片设计者来创造代表芯片的不同层的图案。由这些图案创造一系列的可重复使用的掩模或光掩模，以在制造处理期间转移每个芯片层的设计于半导体基板上。掩模图案产生系统使用精确激光或电子束以在对应的掩模上反映芯片每层的设计。之后很像摄影底片地使用掩模以转移每层的电路图案到半导体基板上。使用一系列处理来建立这些层，并且这些层转变成包含每个完成的芯片的微型晶体管及电路。典型地，通过一系列平版印刷术处理步骤来制造半导体基板上的装置，在一系列平板印刷术处理步骤中由多个覆盖层形成装置，多个覆盖层中的每一个覆盖层具有各自的图案。一般来说，使用一组15至100个掩模来构造芯片且这组掩模可重复使用。

在一个层及覆盖前一个层的下一层间，必须对齐所述一个层及所述下一层的各自的图案。可通过计量工具得到对齐掩模的测量，所述计量工具之后由平版印刷术工具使用以在曝光期间对齐随后的层并再次在平版印刷术处理后重新检查对齐的性能。然而，层之间的重叠误差(overlay errors)(或图案对正误差(pattern registration errors))是不可避免的，且制造必须满足的误差范围由IC设计者计算。装置结构的重叠误差可源于不同的误差来源，例如来自先前的曝光工具/计量工具及目前的曝光工具/计量工具的重叠误差、底层膜性质失配、可导致所沉积的膜的性质差异的计量工具或处理腔室间的匹配误差、或用以处理在基板上形成的不同膜层的处理腔室的失配的基线(baseline)设定及诸如此类。

随着关键尺寸(critical dimensions)(CD)缩小，装置结构的关键层的重叠误差必须为最小或被消除，以可靠地生产具有最小特征尺寸(如装置中的控制栅极的宽度)的装置。为了消除重叠误差的可能性，经常要求专用于制造特定膜层于相同基板上的单一处理腔室，而尝试消除工具至工具的制造误差或失配。然而，此方法常造成逻辑问题并不利地增加制造周期时间。此外，重叠的规格已变得更加具有挑战性；膜性质失配对重叠误差的作用(即，膜折射率或消光系数)可能会单独超过误差范围。在半导体制造中，必须以最小的失配来控制所使用的生产处理设备，使得生产处理设备的由每个工具产生的变量维持在特定操作限制内。不能将在生产线中的每个处理腔室中维持在操作限制内可轻易在不同制造阶段导致利用不同处理腔室处理的装置及/或晶片的损失或损害。

因此，存在对具有最小的处理变量失配(variable mismatch)的校正及匹配生产线中处理腔室的基线的改善的方法的需求，以改善装置性能并维持可预测的产品可靠度、一致性及产量。

发明内容

本发明的实施方式提供匹配及校准处理腔室中的处理腔室性能的方法。在一个实施方式中，用于校准用于半导体处理制造的处理腔室的方法包含以下步骤：在处理腔室中执行第一预定处理；在执行预定处理的同时收集第一组信号，第一组信号由设置在处理腔室中的第一组传感器传输至控制器；分析所收集的第一组信号；将所收集的第一组信号与储存于控制器中的数据库比较，以检查来自第一组传感器的传感器响应；当发现失配传感器响应时，基于所收集的第一组信号来校准传感器；随后在处理腔室中执行第一系列处理；及在执行系列处理的同时收集第二组信号，第二组信号由传感器传送至控制器。