[发明专利]随机并行微处理器

权利要求书

1.一种微处理器，包括至少一个基本随机计算模块(1)，所述基本随机计算模块能够接收两个随机的和独立的二进制输入信号作为输入，并且能够从两个输入信号生成至少一个随机二进制输出信号(C)作为输出，所述两个随机的和独立的二进制输入信号中的每一个代表两个相应给定输入概率值的二进制编码，所述基本随机计算模块(1)包括：

至少一个可编程逻辑单元(2)，能够根据至少一个确定的逻辑功能组合两个输入信号以生成输出信号(C)，使得所述输出信号(C)表示作为所述给定输入概率值的函数的输出概率值的二进制编码；

至少一个可寻址存储器(3)，能够存储由所述逻辑单元(2)生成的输出信号(C)编码的输出概率值；

至少一个第一随机时钟(4)，能够产生第一随机脉冲时钟信号以控制由所述逻辑单元(2)生成的输出信号(C)编码的输出概率值在所述存储器(3)中的写入速度；

至少一个第二随机时钟(5)，能够产生第二随机脉冲时钟信号以控制所述存储器(3)的读取速度，以便在给定的时间窗口，提供存储在所述存储器(3)中的输出概率值的当前评估。

2.如权利要求1所述的微处理器，其中所述基本随机计算模块(1)一方面能够接收随机的和独立的二进制输入信号作为输入，并且另一方面能够生成所述输出信号(C)作为输出，所述随机的和独立的二进制输入信号中的每一个分别代表所述两个相应给定输入概率值的随机脉冲二进制编码或者电报时间二进制编码，并且其中所述逻辑单元(2)能够根据所述确定的逻辑功能组合所述两个输入信号以生成所述输出信号(C)，使得所述输出信号(C)表示作为所述给定输入概率值的函数的输出概率值的随机脉冲二进制编码或者电报时间二进制编码。

3.如权利要求1所述的微处理器，其中所述逻辑单元(2)能够根据乘积、求和以及除法功能中的一个或多个组合所述两个输入信号以生成所述输出信号(C)，使得由所述输出信号(C)编码的输出概率值分别对应于分别由所述两个输入信号编码的所述输入概率值的乘积、求和以及除法。

4.如权利要求1所述的微处理器，所述微处理器包括多个如权利要求1至3中任一项所述的基本随机计算模块(1)，所述微处理器能够经由从所述基本随机计算模块(1)之中确定的至少两个基本随机计算模块(1)并行地生成至少两个输出信号(C)，以便允许并行地执行至少两个对应的随机计算。

5.如权利要求4所述的微处理器，其中所确定的所述至少两个基本随机计算模块(1)互连以允许信号在所确定的所述至少两个基本随机计算模块(1)之间进行交换。

6.如权利要求5所述的微处理器，其中两个互连的所述基本随机计算模块(1)中的至少一个的所述存储器(3)能够存储与两个互连的所述基本随机计算模块(1)之间的输入和输出信号的互连和交换相关的互连指令。

7.如权利要求4至6中任一项所述的微处理器，所述微处理器包括至少两个远程基本随机计算模块(1)，以及一个或多个可寻址开关盒，以便允许输入和输出信号在所述两个远程基本随机计算模块(1)之间进行交换。

8.如权利要求1至6中任一项所述的微处理器，所述微处理器包括一个或多个随机信号发生器，所述随机信号发生器中的每一个能够生成随机二进制信号，所述随机二进制信号生成与二进制数相关联的概率值的二进制编码，并且所述基本随机计算模块(1)能够接收由所述随机信号发生器生成的两个随机的和独立的二进制输入信号作为输入。

9.一种计算机系统，包括能够存储指令的至少一个中央存储器以及能够执行存储于所述中央存储器中的指令的至少一个中央处理单元，所述中央处理单元包括如权利要求1至6中任一项所述的至少一个微处理器。