[发明专利]随机并行微处理器

说明书

本发明的实施方式涉及随机型微处理器。该微处理器包括基本随机计算模块(1)，其能够接收两个随机的和独立的二进制输入信号(A、B)作为输入的，每一个输入信号代表两个相应给定的输入概率值的二进制编码，并且能够生成随机二进制输出信号(C)作为输出。该基本模块包括：可编程逻辑单元(2)，能够组合两个输入信号(A、B)以生成输出信号(C)；可寻址存储器(3)，能够存储由逻辑单元(2)生成的输出信号(C)编码的输出概率值；第一随机时钟(4)，能够产生第一时钟信号(CLK1)；第二随机时钟(5)，能够产生第二时钟信号(CLK2)。

技术领域

本发明涉及一种随机型微处理器，特别地使得执行并行计算成为可能。其特别适用于大量使用概率计算和不确定性管理的领域，例如金融市场、宏观经济建模、天气预报、长期演化建模。其还适用于使用学习方法的领域，例如在遗传算法的情形下，特别是用于机器人和人工智能的遗传算法。其还适用于密码领域。一般来说，本发明适用于需要进行密集的概率计算或随机计算的任何领域。

背景技术

当前，在公知的计算机系统中使用的传统微处理器在计算速度方面已经达到了物理上限。

事实上，光速对时钟时序施加了上限。自2000年以来，传统的微处理器时钟的时序一直停滞在大约3或4GHz。

此外，这些传统的微处理器在小型化方面也已经达到了物理下限。

事实上，集成电路的蚀刻尺寸没有下降到10nm这一障碍之下，在10nm以下逻辑电路的行为变得不稳定且不确定。因此，逻辑电路不能进一步小型化而不破坏其可靠性。

为了超越这些限制并且满足不断增长的对计算能力需求，大量的处理器可以并行操作。但是，基于这种操作的系统是昂贵的、笨重的，需要适当的基础设施并消耗大量的能量。

此外，更具体地就能源消耗而言，热噪声的概念起着重要的作用。事实上，在热噪声“障碍”以下，不再可能从构成传统微处理器的绝大部分组件的晶体管获得确定性行为。

此外，当前，越来越多的应用程序正在大量地利用概率计算和不确定性管理。当这些应用程序在传统的计算机系统上被执行时，在计算能力方面这些应用程序是成本高昂的，因为后者被设计为完全确定地工作。

然而不管应用领域如何，根据集群或超级计算机类型的体系结构，在关于基础设施和能源消耗而言的非常昂贵的设施中，以特别是对“多核”的空气调节和及制冷有着巨大需求，目前正在通过包括大量互连的处理器的确定性机器来进行利用大规模概率模型的模拟。

发明内容

因此，本发明的目的之一是解决上述的问题。因此，本发明特别旨在提出一种微处理器，通过摒弃完全确定性操作的限制，使得解决上述技术锁定成为可能。

因此，根据一个方面，本发明涉及一种微处理器，包括至少一个基本随机计算模块，该模块能够接收两个随机的和独立的二进制输入信号作为输入，并且能够从两个输入信号生成随机的二进制输出信号作为输出，每一个输入信号代表两个相应给定的输入概率值的二进制编码，。

基本模块包括至少一个可编程逻辑单元，能够根据至少一个确定的逻辑功能组合两个输入信号以生成输出信号，使得输出信号作为给定输入概率值的函数的输出概率值的的二进制编码。

基本模块还包括至少一个可寻址存储器，能够存储由逻辑单元生成的输出信号编码的输出概率值。

基本模块还包括至少一个第一随机时钟，能够产生第一随机脉冲时钟信号，以便在存储器中控制由逻辑单元产生的输出信号编码的输出概率值的写入速度。

基本模块还包括至少一个第二随机时钟，能够产生第二随机脉冲时钟信号以控制存储器的读取速度，以便在给定的时间窗口上提供存储在存储器中的输出概率值的当前评估。

根据某些实施例，微处理器还包括以下特征中的一个或多个，其单独考虑或根据所有技术上可能的组合：