[发明专利]采用谐振驱动电路的低功耗SRAM位单元

权利要求书

1.一种结构，包括：

谐振电路，用于在谐振器输出引线上提供谐振输出信号；

SRAM单元，包括第一输入引线、第二输入引线和电源引线；

一组开关，用于将所述谐振输出信号提供至所述第一输入引线并将静态二进制电压提供至所述第二输入引线，从而将第一值存储在所述SRAM单元中，以及用于将所述谐振输出信号提供至所述第二输入引线并将所述静态二进制电压提供至所述第一输入引线，从而将与所述第一值相反的第二值存储在所述SRAM单元中，在所述谐振输出信号和所述静态二进制电压被施加到所述第一输入引线和第二输入引线时，所述SRAM单元接收所述电源引线上的DC电压。

2.根据权利要求1所述的结构，其中所述SRAM单元包括：

第一反相器，所述第一输入引线为所述第一反相器的输入引线，所述第一反相器具有输出引线；

第二反相器，所述第二输入引线为所述第二反相器的输入引线，所述第二反相器具有输出引线；

第一电阻器，耦接在所述第二反相器的所述输出引线与所述第一反相器的所述输入引线之间；

第二电阻器，耦接在所述第一反相器的所述输出引线与所述第二反相器的所述输入引线之间；

所述第一电阻器减少所述第一输入引线上的信号与所述第二反相器的输出信号之间的争用，所述第二电阻器减少所述第二输入引线上的信号与所述第一反相器的输出信号之间的争用。

3.根据权利要求2所述的结构，其中所述一组开关包括第一开关、第二开关、第三开关和第四开关，所述结构还包括：

第一位线，所述第一开关耦接在所述第一反相器的输入引线与所述第一位线之间；

第二位线，所述第二开关耦接在所述第二反相器的输入引线与所述第二位线之间，

其中所述第三开关和所述第四开关将所述谐振输出信号提供至所述第一位线或所述第二位线中的一个，

其中所述第一电阻器和所述第二电阻器降低用于将数据写入到所述SRAM单元所需的电流的量。

4.根据权利要求1所述的结构，其中所述谐振输出信号为正弦波。

5.根据权利要求1所述的结构，还包括数据输入引线，用于接收数据输入信号，所述一组开关响应于所述数据输入信号为第一状态，将所述谐振输出信号提供至所述第一输入引线并将所述静态二进制电压提供至所述第二输入引线，从而将第一值存储在所述SRAM单元中，所述一组开关响应于所述数据输入信号为与所述第一状态相反的第二状态，将所述谐振输出信号提供至所述第二输入引线并将所述静态二进制电压提供至所述第一输入引线，从而将与所述第一值相反的第二值存储在所述SRAM单元中。

6.根据权利要求1所述的结构，还包括第一写位线和第二写位线，以及用于接收输入信号的数据输入引线，所述一组开关包括：

第一开关，用于将来自所述第一写位线的数据加载到所述SRAM单元的所述第一输入引线；以及

第二开关，用于将来自所述第二写位线的数据加载到所述SRAM单元的所述第二输入引线；

第三开关，用于响应于所述输入信号为第一状态而将所述谐振器输出引线耦接到所述第一写位线；

第四开关，用于响应于所述输入信号为与所述第一状态相反的第二状态而将所述谐振器输出引线耦接到所述第二写位线；

第五开关，用于响应于所述输入信号为所述第二状态而将所述二进制电压施加至所述第一写位线；以及

第六开关，用于响应于所述输入信号为所述第一状态而将所述二进制电压施加至所述第二写位线。

7.根据权利要求6所述的结构，其中所述谐振输出信号按照频率谐振，由所述谐振电路的总负载电容控制所述谐振输出信号的所述频率，所述总负载电容的至少一部分包括所述第一写位线和所述第二写位线中至少一个的电容，当连接到所述谐振器输出引线的所述写位线改变时，所述总负载电容基本上保持恒定。