[发明专利]功率分配网络(PDN)下降/过冲减轻

权利要求书

1.一种系统，包括：

时钟电路，被配置为生成第一时钟信号；

频率斜坡电路，被配置为：从所述时钟电路接收所述第一时钟信号，基于所述第一时钟信号提供第二时钟信号、并且调节所述第二时钟信号的频率；以及

时钟控制器，被配置为指示所述频率斜坡电路斜降所述第二时钟信号的所述频率。

2.根据权利要求1所述的系统，其中所述频率斜坡电路被配置为通过选择性地吞除所述第一时钟信号的脉冲来调节所述第二时钟信号的所述频率。

3.根据权利要求2所述的系统，其中所述频率斜坡电路被配置为通过在多个步骤的每个后续步骤中吞除所述第一时钟信号的更高百分比的脉冲，以所述多个步骤斜降所述第二时钟信号的所述频率。

4.根据权利要求1所述的系统，其中所述频率斜坡电路被配置为通过将所述第一时钟信号的频率分频来调节所述第二时钟信号的所述频率。

5.根据权利要求4所述的系统，其中所述频率斜坡电路被配置为通过在多个步骤的每个后续步骤中以更大的量对所述第一时钟信号的所述频率进行分频，以所述多个步骤斜降所述第二时钟信号的所述频率。

6.根据权利要求1所述的系统，其中所述第二时钟信号被提供给处理器，并且所述时钟控制器被配置为响应于所述处理器执行等待中断指令(WFI)或等待事件(WFE)指令来指示所述频率斜坡电路斜降所述第二时钟信号的所述频率。

7.根据权利要求1所述的系统，其中所述时钟电路包括多路复用器，所述多路复用器被配置为：接收多个输入时钟信号，选择所述输入时钟信号中的一个输入时钟信号，并且输出所述输入时钟信号中所选择的一个输入时钟信号作为所述第一时钟信号。

8.根据权利要求1所述的系统，其中所述时钟电路被配置为将所述第一时钟信号从第一时钟频率切换到第二时钟频率，并且所述时钟控制器被配置为在所述切换之前，指示所述斜坡电路斜降所述第二时钟信号的所述频率。

9.根据权利要求8所述的系统，其中所述时钟控制器被配置为指示所述斜坡电路在所述切换之后斜升所述时钟信号的所述频率。

10.根据权利要求9所述的系统，其中所述频率斜坡电路被配置为通过在多个步骤的每个后续步骤中吞除所述第一时钟信号的更小百分比的脉冲，以所述多个步骤斜升所述第二时钟信号的所述频率。

11.根据权利要求9所述的系统，其中所述频率斜坡电路被配置为通过在多个步骤的每个后续步骤中以更小的量对所述第一时钟信号的频率进行分频，以所述多个步骤斜升所述第二时钟信号的所述频率。

12.根据权利要求1所述的系统，其中所述第二时钟信号被提供给处理器，并且所述时钟控制器被配置为响应于所述处理器从活动模式转换到空闲模式的指示，指示所述频率斜坡电路斜降所述第二时钟信号的所述频率。

13.根据权利要求12所述的系统，还包括选通电路，所述选通电路被配置为在所述第二时钟信号的所述频率斜降之后，选通所述第二时钟信号。

14.根据权利要求13所述的系统，其中所述选通电路被配置为当所述处理器被放置回到所述活动模式时，阻断所述第二时钟信号，并且所述时钟控制器被配置为指示所述斜坡电路在所述第二时钟信号被阻断之后斜升所述第二时钟信号的所述频率。