[发明专利]功率分配网络(PDN)下降/过冲减轻

说明书

提供了针对功率分配网络(PDN)下降/过冲减轻的系统和方法。在某些实施例中，当处理器正在切换时钟频率和/或处理器正在从活动模式转换到空闲模式时，通过将处理器的时钟信号的频率斜降来减轻过冲。在某些实施例中，当处理器正在切换时钟频率和/或处理器正在从空闲模式转换到活动模式时，通过将处理器的时钟信号的频率斜升来减轻下降(droop)。

相关申请的交叉引用

本申请要求于2015年8月3日在美国专利和商标局提交的非临时申请号14/817,057的优先权和权益，其全部内容通过引用并入本文。

技术领域

本公开的各方面整体涉及功率分配网络(PDN)，并且更具体地涉及PDN下降/过冲减轻。

背景技术

动态频率缩放被广泛地用于基于使用情况动态改变处理器的时钟频率。例如，当处理器用于高速应用时，可以增加处理器的时钟频率，并且当处理器用于低速应用时，可以减小处理器的时钟频率来节省功率。

发明内容

以下呈现一个或多个实施例的简要概述来提供这样的实施例的基本理解。本概述不是所有预期实施例的广泛综述，并且既不旨在标识所有实施例的关键或重要元素，也不描绘任何实施例或所有实施例的范围。其唯一目的是以简化形式呈现一个或多个实施例的一些概念，作为稍后呈现的更详细描述的序言。

根据一个方面，本文描述了系统。系统包括：时钟电路，被配置为生成第一时钟信号；以及频率斜坡电路，被配置为：从时钟电路接收第一时钟信号，基于第一时钟信号提供第二时钟信号，并且调节第二时钟信号的频率。系统还包括时钟控制器，时钟控制器被配置为指示频率斜坡电路斜降第二时钟信号的频率。

第二方面涉及用于时钟频率切换的方法。方法包括：斜降第二时钟信号的频率，其中从第一时钟信号提供第二时钟信号；禁用第二时钟信号；以及在禁用第二时钟信号之后将第一时钟信号从第一时钟频率切换到第二时钟频率。方法还包括：在将第一时钟信号切换到第二时钟频率之后启用第二时钟信号；以及斜升第二时钟信号的频率。

第三方面涉及用于时钟频率切换的装置。装置包括：用于斜降第二时钟信号的频率的部件，其中第二时钟信号从第一时钟信号提供；用于禁用第二时钟信号的部件；以及在第二时钟信号被禁用之后，用于将第一时钟信号从第一时钟频率切换到第二时钟频率的部件。装置还包括：用于在第一时钟信号被切换到第二时钟频率之后，启用第二时钟信号的部件以及用于斜升第二时钟信号的频率的部件。

为了实现前述目的和相关目的，一个或多个实施例包括下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些示例性方面。然而，这些方面指示可以采用各种实施例的原理的各种方式中的一些，并且所描述的实施例旨在包括所有这些方面及其等同物。

附图说明

图1A示出了具有频率缩放的示例性系统。

图1B示出了包括锁相环(PLL)和分频器的示例性系统。

图1C示出了包括PLL和分频器的示例性系统。

图2示出了无干扰多路复用器的示例性实现。

图3示出了图示时钟切换的示例的时序图。

图4示出了根据本公开的实施例的具有频率缩放的系统。

图5示出了根据本公开的实施例的用于时钟切换的示例性过程。

图6示出了根据本公开的实施例的包括时钟吞除器的系统。

图7A和图7B示出了图示根据本公开的实施例的时钟切换的示例的时序图。

图8示出了根据本公开的实施例的示例性脉冲吞除模式。