[发明专利]通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件有效
申请号: | 201680047973.8 | 申请日: | 2016-07-26 |
公开(公告)号: | CN107980173B | 公开(公告)日: | 2023-01-10 |
发明(设计)人: | S·S·S·维古纳塔;G·达马尔拉;J·周 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H10B43/27 | 分类号: | H10B43/27;H10B43/35;H10B43/40;H01L21/768;H01L21/3213;H01L21/311;G06F3/06 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通过 有源 挖掘 工艺 具有 隔离 周边 接触 三维 存储器 器件 | ||
1.一种存储装置,包括:
半导体芯片,所述半导体芯片包括:
i)衬底;
ii)存储单元的阵列,所述存储单元的阵列包括所述衬底上方的堆叠存储单元,所述堆叠存储单元具有被定义为从相应的最底部存储单元到最顶部存储单元的距离的第一垂直长度;以及
iii)处于所述存储单元的阵列外部的没有堆叠存储单元的周边区域,所述周边区域包括具有大于所述第一垂直长度的第二垂直长度的至少一个导电列,所述周边区域包括制造在第二电介质中的开口内的第一电介质,其中,形成在所述开口内的所述第一电介质具有大于所述第二垂直长度的第三垂直长度。
2.根据权利要求1所述的装置,其中,所述存储单元是FLASH存储单元。
3.根据权利要求2所述的装置,其中,所述FLASH存储单元是NAND FLASH存储单元。
4.根据权利要求1所述的装置,其中,所述至少一个导电列的底端接触包括多晶硅的导电结构。
5.根据权利要求1所述的装置,其中,所述至少一个导电列的顶端接触后端导电元件。
6.根据权利要求1所述的装置,其中,所述至少一个导电列包括金属。
7.根据权利要求1所述的装置,其中,形成在所述第二电介质中的所述第一电介质中存在气隙。
8.一种形成半导体芯片的方法,包括:
形成半导电材料和电绝缘材料的多个交替层;
在半导电材料和电绝缘材料的所述交替层的内部区域中形成堆叠存储单元;
在所述半导电材料和所述电绝缘材料的外部区域中,通过穿过所述交替层蚀刻出孔洞而去除所述半导电材料,使得所述孔洞至少从所述堆叠存储单元的底部存储单元延伸到所述堆叠存储单元的顶部存储单元,以及挖掘通过所述孔洞暴露的所述半导电材料;
在空的空间中形成更加电绝缘的材料;以及
穿过所述外部区域形成导电列,所述导电列至少从所述堆叠存储单元的底部存储单元延伸到所述堆叠存储单元的顶部存储单元。
9.根据权利要求8所述的方法,其中,所述存储单元是FLASH存储单元。
10.根据权利要求8所述的方法,其中,所述导电列是在所述挖掘之前形成的。
11.根据权利要求8所述的方法,其中,所述导电列是在所述挖掘之后形成的。
12.根据权利要求8所述的方法,其中,所述更加电绝缘的材料是利用共形填充工艺形成的。
13.根据权利要求12所述的方法,其中,所述共形填充工艺包括将液体电介质引入到所述空的空间中。
14.一种计算系统,包括:
多个处理内核;
系统存储器;
系统存储器控制器,所述系统存储器控制器耦合在所述系统存储器与所述多个处理内核之间;
网络接口;以及
存储设备,所述存储设备包括半导体芯片,所述半导体芯片包括以下i)、ii)和iii):
i)衬底;
ii)存储单元的阵列,所述存储单元的阵列包括所述衬底上方的堆叠存储单元,所述堆叠存储单元具有被定义为从相应的最底部存储单元到最顶部存储单元的距离的第一垂直长度;以及
iii)处于所述存储单元的阵列外部的没有堆叠存储单元的周边区域,所述周边区域包括具有大于所述第一垂直长度的第二垂直长度的至少一个导电列,所述周边区域包括制造在第二电介质中的开口内的第一电介质,其中,形成在所述开口内的所述第一电介质具有大于所述第二垂直长度的第三垂直长度。
15.根据权利要求14所述的计算系统,其中,所述存储单元是FLASH存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680047973.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:VNAND拉伸厚TEOS氧化物
- 下一篇:半导体装置及其制造方法