[发明专利]通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件

说明书

描述了一种具有阵列区域和周边区域的三维存储器器件。所述阵列区域具有存储单元的三维堆叠体。所述周边区域具有从所述存储单元的三维堆叠体上方延伸到所述存储单元的三维堆叠体下方的接触部。所述周边区域大体上没有所述存储单元的三维堆叠体的导电和/或半导电层。

技术领域

本发明的领域总体上涉及半导体技术，并且更具体而言，涉及通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件。

背景技术

移动设备的出现使得非易失性半导体存储器制造商对他们的器件的密度产生了浓厚兴趣。通常，移动设备不利用有利于基于半导体的非易失性存储器件的磁盘驱动。然而，从历史上看，半导体存储器件不具有与磁盘驱动相同的存储密度。

为了使半导体存储器的存储密度更接近或超过磁盘驱动，非易失性存储器器件制造商正在开发三维存储器技术。就三维存储器技术而言，在存储器件内，个体存储单元被垂直地堆叠在另一个存储单元顶上。因此，三维存储器器件可以以更小的封装、成本和功耗包络为移动设备提供类似磁盘驱动的存储密度。然而，三维存储器器件的制造提出了新的制造技术挑战。

附图说明

结合以下附图，根据以下具体实施方式可以获得对本发明的更好的理解，在附图中：

图1示出了三维存储器电路；

图2a至图2j示出了用于制造三维存储器电路的第一实施例；

图3a至图3g示出了用于制造三维存储器电路的第二实施例；

图4示出了用于制造三维存储器器件的方法；

图5示出了计算系统的实施例。

具体实施方式

图1示出了用于三维NAND FLASH存储器的存储单元区域的电路示意图。如在图1中观察到的，电路包括耦合在选择栅极源极晶体管102和选择栅极漏极晶体管103之间的NANDFLASH存储单元的堆叠体101。选择栅极源极晶体管102被耦合到源极线104。存储单元的堆叠体101可以被实施为FLASH晶体管的三维堆叠体，FLASH晶体管与选择栅极源极晶体管102和选择栅极漏极晶体管103以及帮助实施例如存储单元的NAND功能、感测放大器、行解码器、地址解码器等的其它晶体管器件(未示出)一起被单片集成为半导体芯片上的三维存储阵列。

在各种实施例中，存储单元堆叠体101可以物理地夹在选择栅极源极晶体管102(其例如可以存在于存储单元堆叠体下面)和选择栅极漏极晶体管103(其例如可以存在于存储单元上方)之间。由于存储单元堆叠体在高度上生长以容纳存储单元的更多层以便增大存储器器件的密度，因此可能更难以在下部电路结构(例如，选择栅极源极晶体管102、逻辑晶体管或解码器)与各种线路后端(BEOL)输入和/或输出(I/O)结构(例如，功率输入、读/写输入、擦除输入)之间形成电接触部/互连。在此，存储单元堆叠体101的绝对高度(sheerheight)要求从BEOL I/O结构到位于选择栅极源晶体管102处或其下面的层级的很长(例如，5μm)的接触部结构。

图2a至图2j描绘了用于制造三维NAND FLASH存储器器件的第一方法。各种实施例可以减轻与很长的接触部结构相关联的问题。

首先在图2a中观察到部分完成的器件。如在图2a中观察到的，用于实施例如感测放大器、地址解码器、行解码器等的下部层级晶体管203被设置在器件的存储单元区域下面的半导体衬底上。在下部晶体管203上方形成多个源极层204。源极层204用于形成存储器器件的源极线104。在实施例中，源极层包括电介质层204_1(例如，氧化物层)、一个或多个导电层204_2和另一个上部电介质层204_3。