[发明专利]电路结构体及电连接箱

说明书

一种电路结构体(20)，包括：电路基板(22)，具有连接用开口部(23)；多个母排(27)，设置于电路基板(22)的反面侧；电子部件(36)，具有连接端子(38D、38S)，所述连接端子钎焊于穿过连接用开口部(23)而露出的对应的母排(27)；以及焊料限制层(29)，设置在电路基板(22)与多个母排(27)之间，具有将供连接端子(38D、38S)钎焊的母排的钎焊区域(SR1)包围的图案(29A)。

技术领域

在本说明书中，涉及一种电路结构体及具备该电路结构体的电连接箱，详细地说，涉及对在电路结构体所具备的电路基板中包含的电子部件与母排进行钎焊的技术。

背景技术

以往，作为对上述电子部件与母排进行钎焊的技术，公知例如专利文献1所记载的技术。在专利文献1中公开了如下技术：为了在将半导体开关元件等电子部件钎焊于母排时限制焊料扩展而使电子部件高精度地位于正确的安装面，设置由沿着设置在电子部件的反面的连接端子的外缘的外侧的母排的狭缝或者小孔构成的冲裁部。此时，通过该冲裁部来阻断在母排的端子安装面上涂敷的膏状的焊料的扩展。由此，使焊料产生由表面张力引起的鼓起，使该鼓起压接于端子外表面而在不会偏离正确的安装位置的情况下将电子部件安装于母排。

现有技术文献

专利文献

专利文献1：日本特开2004-147416号公报

发明内容

发明要解决的课题

然而，在上述以往的技术中，虽然能够将电子部件在不会偏离正确的安装位置的情况下安装于母排，但在母排上需要用于设置由狭缝或者小孔构成的冲裁部的空间。因此，对于电路结构体的进一步小型化而言，是不适合的。另外，由于利用了焊料的表面张力，因此不容易高精度地限制焊料扩展。

本说明书所公开的技术是基于上述的情形而完成的，本说明书提供一种电路结构体，其能够在将电子部件钎焊于母排时实现电路结构体的进一步小型化且能够高精度地限制焊料扩展。

用于解决课题的技术方案

本说明书所公开的电路结构体包括：电路基板，具有连接用开口部；多个母排，设置于所述电路基板的反面侧；电子部件，具有连接端子，所述连接端子钎焊于穿过所述连接用开口部而露出的对应的母排；以及焊料限制层，设置在所述电路基板与所述多个母排之间，具有将供所述连接端子钎焊的所述母排的钎焊区域包围的图案。

根据本结构，在将电子部件的连接端子钎焊于母排的钎焊区域时，能够利用焊料限制层所具有的包围钎焊区域的图案来抑制焊料从钎焊区域扩展。作为焊料限制层，例如能够利用通常使用的设置在电路基板与多个母排之间且具有用于连接电子部件的开口部的粘合片或者胶粘片等。此时，能够将开口部用作包围钎焊区域的图案。即，能够将形成开口部的粘合片或者胶粘片的端部用作限制焊料扩展的壁。

粘合片或者胶粘片等例如能够与电路基板的小型化相应地小型化。另外，能够高精度地形成开口部的平面形状。因此，在将电子部件钎焊到母排时，能够实现电路结构体的进一步小型化，并且能够高精度地限制焊料扩展。进而，由于能够高精度地抑制焊料扩展，也能够高精度地进行电子部件的定位。

在上述电路结构体中，也可以是，具备粘合片，该粘合片具有绝缘性，配置在所述电路基板与所述多个母排之间，并粘合于所述多个母排的与所述电路基板相对的相对面，所述焊料限制层由所述粘合片构成，所述粘合片中，作为所述图案而在与所述电路基板的所述连接用开口部对应的位置具有片开口部，该片开口部在俯视图中比所述连接用开口部小且比所述母排的所述钎焊区域大。

根据本结构，焊料限制层由粘合片构成，粘合片中，作为图案而在与连接用开口部对应的位置具有片开口部，该开口部在俯视图中比连接用开口部小且比供连接端子钎焊的母排的钎焊区域大。因此，能够将片开口部用作包围钎焊区域的图案。即，能够将形成片开口部的粘合片的端部用作限制焊料扩展的壁。